发明名称 SYSTEM COHERENCY IN A DISTRIBUTED GRAPHICS PROCESSOR HIERARCHY
摘要 방법 및 시스템은 계산 슬라이스의 물리적으로 분산된 세트에 의해 복수의 작업 항목을 실행할 수 있다. 부가적으로, 복수의 작업 항목과 관련된 하나 이상의 메모리 라인의 일관성은 캐시 패브릭에 의해 그래픽 프로세서, 시스템 메모리 및 하나 이상의 호스트 프로세서에 걸쳐 유지될 수 있다. 일례에서, 복수의 크로스바 노드는 하나 이상의 메모리 라인을 추적하고, 하나 이상의 메모리 라인의 일관성은 복수의 레벨 1(L1) 캐시 및 물리적으로 분산된 캐시 구조에 걸쳐 유지된다. 각각의 L1 캐시는 계산 슬라이스의 실행 블록에 전용될 수 있고, 각각의 크로스바 노드는 계산 슬라이스에 전용될 수 있다.
申请公布号 KR101648758(B1) 申请公布日期 2016.08.17
申请号 KR20150028622 申请日期 2015.02.27
申请人 인텔 코포레이션 发明人 코커 알턱;네이블 아디트야
分类号 G06T1/20 主分类号 G06T1/20
代理机构 代理人
主权项
地址