发明名称 |
半导体装置以及半导体装置的制造方法 |
摘要 |
半导体装置(100)在由碳化硅构成的n型的半导体基板(1)上具有n型的半导体层(2)、p型的基区(4)、n型的源区(6)、p型的接触区(7)、栅绝缘膜(9)、栅电极(10)和源电极(13)。半导体装置(100)在半导体基板(1)的背面具有漏电极(12)。在栅电极(10)的表面上设有层间绝缘膜(11)。层间绝缘膜(11)具有多层,该多层中的至少一层是由氮化硅膜(11b)构成。通过这样设置能够抑制半导体装置的特性的劣化。另外,能够抑制制造时的工序数量的增加。 |
申请公布号 |
CN105849877A |
申请公布日期 |
2016.08.10 |
申请号 |
CN201580003426.5 |
申请日期 |
2015.07.15 |
申请人 |
富士电机株式会社 |
发明人 |
木下明将;星保幸;原田祐一;酒井善行;岩谷将伸;吕民雅 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L29/12(2006.01)I;H01L29/417(2006.01)I;H01L29/423(2006.01)I;H01L29/49(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
王颖;金玉兰 |
主权项 |
一种半导体装置,其特征在于,具备:半导体基板,由第一导电型的碳化硅构成;第一导电型的半导体层,设置于所述半导体基板的第一主面上,且杂质浓度比所述半导体基板低;第二导电型的基区,设置于所述半导体层的表面上;第一导电型的源区,设置于所述基区的表面区;第二导电型的接触区,设置于所述基区的表面区,且杂质浓度比所述基区高;源电极,与所述源区和所述接触区接触;栅绝缘膜,设置于所述基区的被所述半导体层和所述源区夹住的区域的表面上;栅电极,设置于所述栅绝缘膜的表面上;层间绝缘膜,设置于所述栅电极的表面上;以及漏电极,设置于所述半导体基板的第二主面上,其中,所述层间绝缘膜具有多层,且所述多层中的至少一层由氮化硅膜构成。 |
地址 |
日本神奈川县川崎市 |