一种基于高速总线的数据混合处理模块及软件无线电平台

摘要

本发明提供一种基于高速总线的GPU与FPGA数据混合处理模块。所述数据混合处理模块包括如下技术特征：CPU及多个高速电路接口板；GPU处理池，由一个或多个带GPU的显卡组成，所述带GPU的显卡插在部分所述高速电路接口板的插槽中；FPGA处理池，由一个或多个FPGA芯片组成，所述FPGA芯片插在另外部分所述高速电路接口板的插槽中；所述CPU通过所述高速电路接口板分别与所述GPU处理池和所述FPGA处理池进行通信，将并行处理任务分配给GPU处理池，将串行处理任务分配给FPGA处理池，并将所述GPU处理池和所述FPGA处理池的处理结果送回给所述CPU。本发明还涉及一种基于所述数据混合处理模块的软件无线电平台。

主权项

一种基于高速总线的数据混合处理模块，包括如下技术特征：CPU芯片组及多个高速电路接口板；并行处理池，由一个或多个并行处理芯片组成，所述并行处理芯片插在部分所述高速电路接口板的插槽中；串行处理池，由一个或多个串行处理芯片组成，所述串行处理芯片插在另外部分所述高速电路接口板的插槽中；所述CPU通过所述高速电路接口板分别与所述并行处理池和所述串行处理池进行通信，将并行处理任务分配给并行处理池，将串行处理任务分配给串行处理池，并将所述并行处理池和所述串行处理池的处理结果送回给所述CPU。