发明名称 |
CMOS输入图像数据的延时校正系统 |
摘要 |
CMOS输入图像数据的延时校正系统,涉及一种输入图像数据的延时校正系统,解决现有满足航天应用环境的器件内部未集成IODELAY和BITSLIP模块,导致难以实现高速串行输入数据的train工作模式的问题,本发明采用FPGA内部的DCM模块产生各独立的采样时钟,可在线实时调整以获得各位数据的最佳相位,实现位校正;通过内部可置位的移位寄存器进行输入数据的串并转换和字校正;采用DCM来产生不同相位的时钟,避免了采用比高速数据高数倍的采样时钟来进行数据采样,降低了功耗,提高了可靠性,本发明中把数据通道分类进行DCM的共用,减少FPGA内部DCM的使用数量。 |
申请公布号 |
CN105847714A |
申请公布日期 |
2016.08.10 |
申请号 |
CN201610348757.9 |
申请日期 |
2016.05.24 |
申请人 |
中国科学院长春光学精密机械与物理研究所 |
发明人 |
余达;刘金国;周怀得;徐东;李广泽;孔德柱;宁永慧 |
分类号 |
H04N5/374(2011.01)I;H04N5/376(2011.01)I |
主分类号 |
H04N5/374(2011.01)I |
代理机构 |
长春菁华专利商标代理事务所 22210 |
代理人 |
朱红玲 |
主权项 |
CMOS输入图像数据的延时校正系统,包括主处理器和从处理器,多数据通道的CMOS图像传感器输出的图像数据分组同时传送至主处理器和从处理器,所述主处理器和从处理器同时对CMOS图像传感器输出的多数据通道的图像数据进行处理;其特征是;所述主处理器的工作过程为:主处理器在加电后进行上电初始化,初始化完毕后配置CMOS图像传感器的train模式,并等待从处理器发出准备好的信号,当主处理器接收到从处理器发出的准备好的信号后,启动CMOS图像传感器的train模式,同时所述主处理器向从处理器发出train模式开始命令;然后主处理器开始接收CMOS图像传感器输出的train数据,直到train模式完成;所述主处理器等待接收从处理器的train模式完成信号,当接收到从处理器的train模式完成信号后,配置所述CMOS图像传感器摄像模式,同时向从处理器发出摄像开始命令;所述主处理器接收CMOS图像传感器输出的图像数据并进行处理;所述从处理器的工作过程为:从处理器在加电后进行上电初始化,初始化完毕后向主处理器发出准备好的信号,然后从处理器开始等待;当接收到主处理器发出train开始命令后,开始接收CMOS图像传感器输出的train数据,直到train模式完成,所述从处理器向主处理器发送train模式完成信号;开始等待;当接收到主处理器发出摄像开始命令后接收CMOS图像传感器输出的图像数据并进行处理。 |
地址 |
130033 吉林省长春市东南湖大路3888号 |