一种扫频信号发生器

摘要

本发明提供一种扫频信号发生器，该扫频信号发生器包括处理器、存储器、用户接口模块、时钟电路、数模转换模块、模拟电路模块以及FPGA芯片，该FPGA芯片包括：扫频状态机，可以提供不同的扫频状态；偏移乘法器，与所述扫频曲线存储器相连接，通过计算获得扫频频率字的增量部分；相位累加器，用于对载波的频率字累加，并将累加结果输出；频率标记比较器，用于产生频率标记信号。本发明实施例提供的一种扫频信号产生器，采用FPGA作为核心部件产生扫频信号，实现方案更为合理，软件负担小、响应快，耗用FPGA的资源少；同时，增加一些符合市场需要的功能，扫频模式更为丰富。

主权项

一种扫频信号发生器，该扫频信号发生器包括处理器、存储器、用户接口模块、时钟电路、数模转换模块、模拟电路模块以及FPGA芯片，其特征在于，该FPGA芯片包括：通信接口模块，与所述处理器相连接，用于接收处理器的指令；时钟模块，与所述时钟电路相连接，用于提供工作时钟；扫频状态机，用于提供不同的扫频状态；扫频时间累加器，与所述扫频状态机相连接，用于给所述扫频状态机反馈时间完成的标记信号，并产生读地址输出；扫频曲线存储器，与所述扫频状态机相连接，用于存储所述扫频状态机确定的扫频曲线，并根据所述扫频时间累加器产生的读地址读取扫频曲线样点；偏移乘法器，与所述扫频曲线存储器相连接，通过计算获得扫频频率字的增量部分；频率字加法器，与所述偏移乘法器相连接，用于将频率字的增量与频率字基本量相加获得载波的频率字；相位累加器，与所述频率字加法器相连接，用于对所述载波的频率字累加，并将累加结果输出；载波存储器，接收所述相位累加器的输出结果作为读地址，用于存储载波的形状一个周期的样点；频率标记比较器，用于产生频率标记信号。