一种改善深亚微米级闪存器件耦合率的沟槽氧化物的刻蚀方法

摘要

本发明方法提出一种改善深亚微米级闪存器件耦合率的沟槽氧化物的刻蚀方法，采用第一干法刻蚀+湿法腐蚀+第二干法刻蚀组合，利用干法刻蚀有效克服填充氧化物密度不均匀的特点，由第一干法刻蚀将沟槽内开口处密度疏松区域的氧化物去除，使后续刻蚀的氧化物界面保持高度相同，且密度均匀一致，然后通过湿法腐蚀去除由第一干法刻蚀造成的多晶浮栅侧壁的氧化物侧墙，使该部分侧壁完全没有氧化物覆盖，再由第二干法刻蚀实现高度一致的沟槽内氧化物底部，以及统一形貌的保护遂穿氧化层的多晶浮栅侧壁底部的氧化物侧墙，ONO淀积，形成一致的由ONO与多晶浮栅接触组成的ONO电容，从而实现改善深亚微米级闪存器件的耦合率，提升产品合格率和使用寿命的目的。

主权项

一种改善深亚微米级闪存器件耦合率的沟槽氧化物的刻蚀方法，闪存器件包含多个多晶浮栅晶体管，多晶浮栅位于有源区内的隧穿氧化层上方，且与STI一一间隔排列，氧化物填满由STI及其相邻的两个多晶浮栅和隧穿氧化层共同组成的沟槽，经CMP研磨，硅片表面形成暴露出多晶浮栅和沟槽氧化物的，且距离有源区界面的高度为H的平整表面，后进行沟槽氧化物刻蚀，形成多晶浮栅底部侧边的氧化物侧墙，随后淀积ONO层，ONO层与多晶浮栅形成ONO电容，其特征在于，所述沟槽氧化物刻蚀分三步完成，具体步骤包括：步骤S01：第一干法刻蚀，沟槽氧化物去除高度为h1；步骤S02：湿法腐蚀,沟槽氧化物去除高度为h2；步骤S03：第二干法刻蚀，形成氧化物侧墙，沟槽氧化物去除高度为h3。