发明名称 | 半导体器件 | ||
摘要 | 在n‑型偏移区(11)的表面中形成多个栅沟槽(13a,13b)。隔着栅沟槽(13a,13b)内壁上的栅氧化膜(14)而形成栅电极(15)。选择性地形成P‑型基极区(12a,12b)从而在相邻的栅沟槽(13a,13b)之间的栅沟槽纵向彼此相邻。在p‑型基极区(12a,12b)的表面层中形成n‑型发射极区(16a)与栅沟槽(13a)相接触。在p‑型基极区(12a)的表面层中也形成浓度比p‑型基极区(12a)高的p‑型接触区(17),从而与n‑型发射极区(16a)的栅沟槽(13b)侧相接触。位于n‑型发射极区(16a)的栅沟槽(13b)侧的边缘部分端接于p‑型接触区内(17)。 | ||
申请公布号 | CN102804385B | 申请公布日期 | 2016.08.03 |
申请号 | CN201180013762.X | 申请日期 | 2011.10.19 |
申请人 | 富士电机株式会社 | 发明人 | 吉川功 |
分类号 | H01L29/739(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L29/739(2006.01)I |
代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 张鑫 |
主权项 | 一种半导体器件,其特征在于,所述半导体器件包括:由第一导电类型的半导体基板构成的第一半导体层;在所述第一半导体层的一个主表面中形成的彼此平行地配置的条状的至少两个沟槽;在所述沟槽中隔着绝缘膜形成的栅电极;沿夹在所述沟槽之间的所述第一半导体层的表面层的所述沟槽的纵向选择性地形成的多个第二导电类型的第二半导体层;在所述多个第二导电类型的第二半导体层的每一个的表面层中选择性地形成的第一导电类型的第三半导体层;在所述多个第二导电类型的第二半导体层的每一个的表面层中选择性地形成的第二导电类型的第四半导体层,其杂质浓度高于所述第二半导体层;在所述第一半导体基板的所述一个主表面上形成的与所述第三半导体层相接触的发射电极;设置在所述第一半导体基板的另一主表面上的第二导电类型的第五半导体层;以及与所述第五半导体层接触的集电电极,其中所述第三半导体层与相邻沟槽中的一个沟槽相接触,且与另一个沟槽间隔开,所述第三半导体层的位于所述另一个沟槽侧的边缘部分的至少一个部分端接于所述第四半导体层内,所述第四半导体层与所述相邻沟槽的另一个相接触,并且所述第四半导体层的沿所述沟槽的纵向的长度大于第三半导体层的沿所述沟槽的纵向的长度。 | ||
地址 | 日本神奈川县 |