集成半导体电路裸片、集成半导体电路器件和集成半导体电路系统

摘要

本公开涉及集成半导体电路裸片、器件和系统。该集成半导体裸片包括半导体衬底；多个逻辑单元，具有形成于半导体衬底内的多个晶体管，每个逻辑单元都占用半导体衬底上的选定区域；多条互连线路，将第一逻辑单元电连接至第二逻辑单元；缓冲器电路，电连接至多条互连线路中的从第一逻辑单元延伸至第二逻辑单元的第一互连线路，将正从第一逻辑单元被传输至第二逻辑单元的具有数据值的低功率信号作为输入并且输出具有相同的数据值但是具有高于输入信号的功率的高功率信号，缓冲器电路位于与多个逻辑单元中的第三逻辑单元相同的区域内但不是第三逻辑单元的工作部分；以及从第一互连线路延伸至缓冲器电路的多个导电过孔和触点。

主权项

一种集成半导体电路裸片，其特征在于，包括：半导体衬底；多个逻辑单元，所述多个逻辑单元具有形成于所述半导体衬底内的多个晶体管，所述多个逻辑单元中的每个逻辑单元都占用所述半导体衬底上的选定区域；多条互连线路，所述多条互连线路将所述多个逻辑单元中的第一逻辑单元电连接至第二逻辑单元；缓冲器电路，所述缓冲器电路电连接至所述多条互连线路中的从所述第一逻辑单元延伸至所述第二逻辑单元的第一互连线路，所述缓冲器电路将正从所述第一逻辑单元被传输至所述第二逻辑单元的具有数据值的低功率信号作为输入并且输出具有相同的数据值但是具有高于所述输入信号的功率的高功率信号，所述缓冲器电路位于与所述多个逻辑单元中的第三逻辑单元相同的区域内但不是所述第三逻辑单元的工作部分；以及从所述第一互连线路延伸至所述缓冲器电路的多个导电过孔和触点。