发明名称 |
校准双端口锁相环路的系统及方法 |
摘要 |
本公开涉及校准双端口锁相环路的系统及方法。本公开提供了锁相环路(PLL),该锁相环路包括高端口校准控制模块(116),该高端口校准控制模块被配置为:将压控振荡器(VCO)的输入调制值校准(208)到第一调制值,该第一调制值导致所述VCO的输出信号具相对于初始输出频率的正频率变化;以及在第一累积时间段之后捕获(210)所述输出信号的正频率值。所述高端口校准控制模块还被配置为:将所述VCO的输入调制值校准(212)到负调制值,该负调制值导致所述输出信号具有相对于所述初始输出频率的负频率变化;在第二累积时间段之后捕获所述输出信号的负频率值;以及基于正频率值和负频率值之间的差计算校准缩放因子。 |
申请公布号 |
CN105827238A |
申请公布日期 |
2016.08.03 |
申请号 |
CN201510993455.2 |
申请日期 |
2015.12.25 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
K·瓦赫迪;C·N·斯托尔 |
分类号 |
H03L7/099(2006.01)I;H03L7/185(2006.01)I;H03L7/193(2006.01)I |
主分类号 |
H03L7/099(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
吴信刚 |
主权项 |
一种锁相环路(PLL),包括:压控振荡器(VCO),被配置为产生具有可变频率的输出信号;耦接到所述VCO的高端口调制器,所述高端口调制器被配置为基于输入调制值向所述VCO注入调制信号;以及高端口校准控制模块,被配置为:将所述输入调制值校准到第一调制值,该第一调制值导致所述输出信号具有相对于初始输出频率的正频率变化,在第一累积时间段之后捕获所述输出信号的正频率值,将所述输入调制值校准到第二调制值,该第二调制值导致所述输出信号具有相对于所述初始输出频率的负频率变化,在第二累积时间段之后捕获所述输出信号的负频率值,以及基于正频率值和负频率值之间的差计算校准缩放因子。 |
地址 |
美国得克萨斯 |