发明名称 用于具有下一比特表的存储器单元的刷新方案
摘要 存储器刷新控制技术允许基于外部1倍刷新率的灵活内部刷新率以及允许跳过基于外部1倍刷新率的针对强存储器行的刷新循环。存储器控制器通过从刷新地址计数器中读取刷新地址、从弱地址表中读取弱地址以及至少部分地基于与弱地址组合的下一比特序列来生成下一弱地址值来执行存储器刷新。存储器控制器将刷新地址与弱地址以及与下一弱地址值进行比较。基于该比较,存储器控制器在跳过刷新循环、刷新刷新地址、刷新弱地址、以及刷新刷新地址和弱地址两者之间进行选择。
申请公布号 CN105814639A 申请公布日期 2016.07.27
申请号 CN201480066948.5 申请日期 2014.11.20
申请人 高通股份有限公司 发明人 X·董;J·P·金;J·徐
分类号 G11C11/406(2006.01)I 主分类号 G11C11/406(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 亓云
主权项 一种存储器控制器内的存储器刷新方法,包括:从刷新地址计数器中读取刷新地址;从弱地址表中读取弱地址;至少部分地基于与所述弱地址组合的下一比特序列来生成下一弱地址值;将所述刷新地址与所述弱地址以及与所述下一弱地址值进行比较;以及至少部分地基于所述比较来在跳过刷新循环、刷新所述刷新地址、刷新所述弱地址、以及刷新所述刷新地址和所述弱地址两者之间进行选择。
地址 美国加利福尼亚州