集成电路的时序分析方法及集成电路的时序分析装置

摘要

本发明提出一种集成电路的时序分析方法及集成电路的时序分析装置，该时序分析方法用于分析至少部份电路区块非使用标准组件的集成电路，其包含：读取集成电路的网表，网表中包含集成电路的频率信号的测量起点以及测量端点，测量起点与测量端点之间包含有信号路径，并且测量起点与测量端点之间分别包含有传输线或至少一个电路区块；分析信号路径，以阻抗性负载的方式将部分电路区块记录于集成电路的简化网表；以及依据集成电路的简化网表，计算频率信号通过信号路径的频率延迟。

主权项

一种集成电路的时序分析方法，用于分析一集成电路，该集成电路的至少部份电路区块非使用标准组件，其包含：读取该集成电路的一网表，该网表中包含该集成电路的一频率信号的一测量起点以及N个测量端点，该测量起点与该N个测量端点之间分别包含有一信号路径，而共包含有N个信号路径，并且该测量起点与该N个测量端点之间分别包含有一传输线或至少一个电路区块；分析该N个信号路径，以产生该集成电路的一简化网表；其中若一第一电路区块用于接收该频率信号的一输入端点及用于输出该频率信号的一输出端点皆耦接于该N个信号路径的一第一信号路径时，于该简化网表中记录该第一电路区块，以计算该第一信号路径的一频率延迟；若该第一电路区块的该输入端点耦接于该第一信号路径而该输出端点未耦接于该第一信号路径时，于该简化网表中以一阻抗性负载记录该第一电路区块，以计算该第一信号路径的该频率延迟；以及依据该集成电路的该简化网表，计算该频率信号分别通过该N个信号路径的N个频率延迟。