低功耗保持触发器

摘要

本发明实施例公开了一种低功耗保持触发器，含有输入端和输出端，包括：时钟产生电路，用于当触发器在第一模式时，产生第一时钟信号和与第一时钟信号反相的第二时钟信号；主锁存器电路，用于当触发器在第一模式时，根据第一时钟信号和第二时钟信号，对来自输入端的输入信号执行第一锁存操作，以在第一节点产生第一锁存信号；以及从锁存器电路，耦接至第一节点，用于当触发器在第一模式时，根据第一时钟信号和第二时钟信号，对第一锁存信号执行第二锁存操作，以在第二节点产生第二锁存信号；其中，第二锁存信号耦接至触发器的输出端，并且从锁存器电路包括：第一反相器，含有耦接至第一节点的输入端以及耦接至第二节点的输出端；第一通门，耦接在第二节点和第三节点之间；以及第二反相器，含有耦接至第三节点的输入端以及耦接至第一反相器的输入端的输出端。

主权项

一种触发器，含有输入端和输出端，其特征在于，包括：时钟产生电路，用于当所述触发器在第一模式时，产生第一时钟信号和与所述第一时钟信号反相的第二时钟信号；主锁存器电路，用于当所述触发器在所述第一模式时，根据所述第一时钟信号和所述第二时钟信号，对来自所述输入端的输入信号执行第一锁存操作，以在第一节点产生第一锁存信号；以及从锁存器电路，耦接至所述第一节点，用于当所述触发器在所述第一模式时，根据所述第一时钟信号和所述第二时钟信号，对所述第一锁存信号执行第二锁存操作，以在第二节点产生第二锁存信号；其中，所述第二锁存信号耦接至所述触发器的输出端，并且所述从锁存器电路包括：第一反相器，含有耦接至所述第一节点的输入端以及耦接至所述第二节点的输出端；第一通门，耦接在所述第二节点和第三节点之间；以及第二反相器，含有耦接至所述第三节点的输入端以及耦接至所述第一反相器的输入端的输出端。