发明名称 |
一种DRAM刷新控制器及多通道DRAM同步刷新方法 |
摘要 |
一种DRAM刷新控制器及多通道DRAM同步刷新方法,该控制器包括:控制寄存器,包括刷新周期寄存器R1和周期更新标志寄存器R0;刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期;更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机;刷新控制状态机,包含刷新计数器C0和状态机FSM;状态机FSM根据刷新计数器C0和系统数据通路的状态,控制向DIMM存储器发送的刷新命令;刷新计数器C0记录的刷新周期值是在更新标志寄存器R0为1的时钟周期所采样的刷新周期寄存器R1的值。该方法是基于上述控制器的同步刷新方法。本发明具有结构简单、成本低廉、易实现和推广、可极大降低并行程序的同步数据访问开销等优点。 |
申请公布号 |
CN105810235A |
申请公布日期 |
2016.07.27 |
申请号 |
CN201610194968.1 |
申请日期 |
2016.03.31 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
陈胜刚;刘宗林;刘胜;雷元武;曾思;王耀华;万江华;陈海燕;陈小文 |
分类号 |
G11C11/406(2006.01)I |
主分类号 |
G11C11/406(2006.01)I |
代理机构 |
湖南兆弘专利事务所 43008 |
代理人 |
周长清 |
主权项 |
一种DRAM刷新控制器,其特征在于,包括:控制寄存器,包括刷新周期寄存器R1和周期更新标志寄存器R0;所述刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期;更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机;刷新控制状态机,包含刷新计数器C0和状态机FSM;所述刷新计数器从0自增计数到刷新周期值,然后再重头开始计数;所述状态机FSM根据刷新计数器C0和系统数据通路的状态,控制向DIMM存储器发送的刷新命令;所述刷新计数器C0记录的刷新周期值是在更新标志寄存器R0为1的时钟周期所采样的刷新周期寄存器R1的值。 |
地址 |
410073 湖南省长沙市开福区砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院微电子与微处理器研究所 |