发明名称 半导体装置及其制造方法
摘要 本发明公开了一种半导体装置及其制造方法,涉及半导体技术领域。其中,装置包括:衬底和位于衬底上的绝缘层;导电类型不同的第一纳米线和第二纳米线,位于绝缘层上方,第一纳米线的第一端部和第二纳米线的第一端部相连;在第一纳米线和第二纳米线的沟道区和第一端部的表面均包围有叠层结构;分别包围第一纳米线和第二纳米线的沟道区的叠层结构的多个第一电极和多个第二电极;分别包围第一纳米线和第二纳米线的第二端部的第三电极和第四电极;在第一纳米线的第一端部和第二纳米线的第一端部的连接处形成的第五电极;其中,所述第一纳米线和所述第二纳米线由第一电极、第二电极、第三电极、第四电极、或第五电极支撑以位于绝缘层上方。
申请公布号 CN105810730A 申请公布日期 2016.07.27
申请号 CN201410840374.4 申请日期 2014.12.29
申请人 中芯国际集成电路制造(上海)有限公司 发明人 肖德元
分类号 H01L29/78(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 孙宝海
主权项 一种半导体装置,包括:衬底和位于所述衬底上的绝缘层;第一纳米线和第二纳米线,位于所述绝缘层上方,所述第一纳米线和所述第二纳米线分别依次包括第一端部、沟道区和第二端部;其中,所述第一纳米线的第一端部和所述第二纳米线的第一端部相连,所述第一纳米线的第一端部和第二端部具有第一导电类型,所述第二纳米线的第一端部和第二端部具有第二导电类型;在所述第一纳米线的沟道区和第一端部以及所述第二纳米线的沟道区和第一端部的表面包围有叠层结构,所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层;其中,所述第一纳米线和所述第二纳米线连接处的叠层结构被部分去除以暴露所述第一纳米线的第一端部和所述第二纳米线的第一端部;包围所述第一纳米线的沟道区的叠层结构的多个第一电极和包围所述第二纳米线的沟道区的叠层结构的多个第二电极,所述多个第一电极彼此间隔开,所述多个第二电极彼此间隔开;包围所述第一纳米线的第二端部的第三电极和包围所述第二纳米线的第二端部的第四电极;在所述第一纳米线的第一端部和第二纳米线的第一端部的连接处形成的第五电极,所述第五电极包围被部分去除的叠层结构以及暴露的所述第一纳米线的第一端部和所述第二纳米线的第一端部,且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘;其中,所述第一纳米线和所述第二纳米线由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
地址 201203 上海市浦东新区张江路18号