| 发明名称 | 输入采样与转换前端电路 | ||
| 摘要 | 本发明公开了一种采样与转换前端电路，包括：m个采样电容(C<sub>C1</sub>～C<sub>cm</sub>)、m个比较器，其中：m个采样电容(C<sub>C1</sub>～C<sub>cm</sub>)的底板分别连接输入电压V<sub>in</sub>，输出转换结果Q<sub>1</sub>～Q<sub>m</sub>；转换结果Q<sub>1</sub>～Q<sub>m</sub>分别控制电容(C<sub>C1</sub>～C<sub>cm</sub>)的底板接V<sub>refp</sub>或V<sub>refn</sub>，电容的顶板全部并联得到V<sub>E</sub>；V<sub>E</sub>为精分ADC的输入。本发明实施例的采样与转换前端电路，具有降低孔径误差、减少输入信号负载和优化芯片面积的优点。 | ||
| 申请公布号 | CN105811984A | 申请公布日期 | 2016.07.27 |
| 申请号 | CN201610140328.2 | 申请日期 | 2016.03.11 |
| 申请人 | 清华大学 | 发明人 | 李福乐;巨颖 |
| 分类号 | H03M1/12(2006.01)I | 主分类号 | H03M1/12(2006.01)I |
| 代理机构 | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人 | 张大威 |
| 主权项 | 一种输入采样与转换前端电路，其特征在于，包括：m个采样电容(C<sub>C1</sub>～C<sub>cm</sub>)、m个比较器，m为正整数，其中：所述m个采样电容(C<sub>C1</sub>～C<sub>cm</sub>)的底板分别通过第一时钟相ck1连接输入电压V<sub>in</sub>，所述m个采样电容的底板分别通过第二时钟相ck2连接基准电压V<sub>r1</sub>～V<sub>rm</sub>及所述m个采样电容的顶板分别连接所述m个比较器的输入端，所述m个比较器的输出端输出得到转换结果Q<sub>1</sub>～Q<sub>m</sub>；所述转换结果Q<sub>1</sub>～Q<sub>m</sub>分别通过第三时钟相ck3控制对应电容的底板接V<sub>refp</sub>或V<sub>refn</sub>，所述对应电容的顶板通过所述第三时钟相ck3并联得到V<sub>E</sub>；所述V<sub>E</sub>作为精分ADC的输入。 | ||
| 地址 | 100084 北京市海淀区100084-82信箱 | ||