发明名称 | 内存抹除方法与其驱动电路 | ||
摘要 | 本发明提供了一种内存抹除方法及其驱动电路,主要技术方案包括:当存储单元被选择抹除时,将被选择的存储区块中要被抹除的多个存储单元的栅极、被选择的存储堆中所有存储单元的漏极、与未被选择的多个存储单元的栅极设为浮置;提供正电压给被选择的存储堆的所有的源极及其所共享的P型井与N型井;提供负电压给存储区块中被选择要抹除的多个存储单元的栅极。藉此,利用栅极浮置可接收来至自P型井正电的耦合电压,达成未被选择的多个存储区块的抹除抑制,使得解码更趋精简且易以较小的布局面积达成更多存储区块或存储堆的扩展以及在存储区块中存储区段的分割。 | ||
申请公布号 | CN103531239B | 申请公布日期 | 2016.07.20 |
申请号 | CN201210229773.8 | 申请日期 | 2012.07.04 |
申请人 | 宜扬科技股份有限公司 | 发明人 | 卢孝华;郭志明;王宇淳 |
分类号 | G11C16/14(2006.01)I | 主分类号 | G11C16/14(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 李鹤松 |
主权项 | 一种内存抹除方法,其特征在于,当一存储堆的一存储区块的一列的多个存储单元被选择抹除时,所述内存抹除方法包括:将被选择的所述存储区块下未被选择要被抹除的存储单元的栅极、被选择的所述存储堆下的所有存储单元的漏极、及被选择的所述存储堆下的未被选择的存储区块的每一存储单元的栅极,设为浮置;提供一正电压给被选择的所述存储堆下的所有存储单元的源极、所共享的一P型井与一N型井;以及提供一负电压给被选择的所述存储区块的所述列下欲抹除的所述多个存储单元的栅极,所述内存抹除方法用在一驱动电路上实行,所述驱动电路应用于一或非型闪存,所述驱动电路包括多组相邻配置的存储堆,一组存储堆的相邻两个对应存储区块中配置一主驱动电路,其余组的存储堆中的相邻两个对应存储区块则各被配置一副驱动电路,所述副驱动电路包括:一延展型第二区域字符线驱动器,用以接收所述主驱动电路产生的多个全域字符线信号与其反向全域字符线信号,以及用以产生提供至与所述延展型第二区域字符线驱动器相邻的所述两个存储区块的字符线的电压;以及一第二位线驱动电路,用以驱动与所述延展型第二区域字符线驱动器相邻的所述两个存储区块的位线。 | ||
地址 | 中国台湾新竹县 |