发明名称 |
阵列基板及其制作方法 |
摘要 |
一种阵列基板及其制作方法,阵列基板包括:一基板;一图案化辅助导电层设置于基板上,包括两个蚀刻阻挡图案;一图案化半导体层设置于基板上,包括一通道区以及两个重掺杂区,通道区位于两个重掺杂区之间,各蚀刻阻挡图案于一垂直投影方向上与一个重掺杂区直接接触且重迭;一栅极介电层设置于图案化半导体层以及图案化辅助导电层上;一第一图案化导电层设置于栅极介电层上,包括一栅极且栅极于垂直投影方向上与通道区对应设置。利用图案化辅助导电层的蚀刻阻挡图案或辅助导电图案与图案化半导体层的重掺杂区对应设置,使得源极/漏极电极可通过蚀刻阻挡图案或辅助导电图案而与重掺杂区形成电性连接,借此达到提升产品良率与电性均匀性等目的。 |
申请公布号 |
CN105789217A |
申请公布日期 |
2016.07.20 |
申请号 |
CN201610135524.0 |
申请日期 |
2016.03.10 |
申请人 |
友达光电股份有限公司 |
发明人 |
刘展睿;林瑜玲;单建勳;林佳桦 |
分类号 |
H01L27/12(2006.01)I;H01L21/77(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 11006 |
代理人 |
梁挥;鲍俊萍 |
主权项 |
一种阵列基板,其特征在于,包括:一基板;一图案化辅助导电层,设置于该基板上,该图案化辅助导电层包括两个蚀刻阻挡图案;一图案化半导体层,设置于该基板上,该图案化半导体层包括一通道区以及两个重掺杂区,该通道区位于该两个重掺杂区之间,各该蚀刻阻挡图案于一垂直投影方向上与一个该重掺杂区直接接触且重迭;一栅极介电层,设置于该图案化半导体层以及该图案化辅助导电层上;以及一第一图案化导电层,设置于该栅极介电层上,该第一图案化导电层包括一栅极,且该栅极于该垂直投影方向上与该通道区对应设置。 |
地址 |
中国台湾新竹科学工业园区新竹市力行二路1号 |