发明名称 Memory device
摘要 본 발명은 기판 상에 하부 전극, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고, 상기 하부 전극은 다결정 구조의 제 1 하부 전극과 비정질 구조의 제 2 하부 전극이 적층 형성되며, 상기 캐핑층은 그 두께 변화에 따른 자기 저항비의 변화가 35% 이내인 물질로 형성된 메모리 소자를 제시한다.
申请公布号 KR101636492(B1) 申请公布日期 2016.07.20
申请号 KR20130090701 申请日期 2013.07.31
申请人 한양대학교 산학협력단 发明人 박재근;이두영;이승은;전민수;심태헌
分类号 G11C11/15;H01L27/115 主分类号 G11C11/15
代理机构 代理人
主权项
地址