一种延迟内插型时间数字转换器

摘要

本申请公开的延迟内插型时间数字转换器，细时间测量部分将若干延迟单元首尾依次连接构成环形延迟链对时钟信号内插，在时钟信号触发时刻，计数器和触发器组分别记录窄脉冲信号在环形延迟链中循环的次数和循环位置，然后把次数和循环位置信息存入寄存单元，进而得到细时间的测量结果。与开环延迟结构使用大量的延迟单元去覆盖一个工作时钟周期的传统方法相比，延迟单元首尾相连构成环形延迟链的结构，仅需要较少的延迟单元，就可以实现细时间的测量，而且无需编码，极大地减少了资源的占用量和功耗，同时实现无死时间测量。

主权项

一种延迟内插型时间数字转换器，其特征在于，包括：输入信号处理单元、环形延迟链、计数器、触发器组、寄存单元和控制单元，其中，所述输入信号处理单元，用于根据输入信号生成第一清空信号、窄脉冲信号和控制信号，并分别将所述第一清空信号和窄脉冲信号发送至所述环形延迟链，以及将所述控制信号发送至控制单元；所述环形延迟链由n个延迟单元组成，用于对时钟信号进行内插，所述延迟单元包括第一数据输入端、第二数据输入端和数据输出端，各个延迟单元的第一数据输入端和数据输出端依次连接，第一延迟单元的第二数据输入端用于接收所述窄脉冲信号，非第一延迟单元的第二数据输入端用于接收所述第一清空信号，在接收到所述第一清空信号时，清空所述环形延迟链中的循环信号，对接收的所述窄脉冲信号进行循环延迟；所述计数器与所述环形延迟链中的第n延迟单元的输出端连接，用于记录所述窄脉冲信号在所述环形延迟链中循环的次数；所述触发器组，由与所述延迟单元相同数量的触发器组成，并且所述触发器与所述延迟单元的输出端一一对应连接，用于记录所述窄脉冲信号在所述环形延迟链中的循环位置；所述控制单元，用于接收所述控制信号，并在接收所述控制信号后发送寄存指令至寄存单元；所述寄存单元，用于接收所述控制单元的寄存指令，并在所述控制信号发出后的时钟信号触发时刻，对所述计数器和所述触发器组的记录结果进行寄存。