| 主权项 |
一种用于逐次逼近模数转换器的时域比较器，包括两个转换子电路和一鉴相电路；其特征在于：所述的转换子电路包括一反相器和级联形式的五级延时电路；其中，第二级和第三级的延时电路采用阶梯延时电路；所述的阶梯延时电路对输入的时钟信号延时后输出，延时时间为输入时钟信号的全摆幅时长；所述的五级延时电路包括：第一级延时电路，接收外部设备提供的时钟信号clk0，并对时钟信号clk0翻转延时后输出时钟信号clk1，延时时间为时钟信号clk0的半摆幅时长；第二级延时电路，接收时钟信号clk1，并对时钟信号clk1延时后输出时钟信号clk2，延时时间为时钟信号clk1的全摆幅时长；第三级延时电路，接收时钟信号clk2，并对时钟信号clk2延时后输出时钟信号clk3，延时时间为时钟信号clk2的全摆幅时长；第四级延时电路，接收时钟信号clk3，并对时钟信号clk3翻转延时后输出时钟信号clk4，延时时间为时钟信号clk3的半摆幅时长；第五级延时电路，接收时钟信号clk4，并对时钟信号clk4翻转延时后输出时钟信号clk5，延时时间为时钟信号clk4的半摆幅时长；时钟信号clk5经反相器反相后传输至鉴相电路；所述的第一级延时电路由两个NMOS管M1～M2以及一PMOS管M3组成；NMOS管M1的栅极接收外部设备提供的延时控制信号inp，NMOS管M1的源极接地；NMOS管M1的漏极与NMOS管M2的源极相连，NMOS管M2的栅极与PMOS管M3的栅极相连并接收时钟信号clk0；NMOS管M2的漏极与PMOS管M3的漏极相连并输出时钟信号clk1；PMOS管M3的源极接电源；所述的第二级延时电路由NMOS管M4和PMOS管M5组成；NMOS管M4的栅极接收外部设备提供的延时控制信号inp，NMOS管M4的源极接收时钟信号clk1，NMOS管M4的漏极与PMOS管M5的漏极相连并输出时钟信号clk2，PMOS管M5的栅极接收时钟信号clk0，PMOS管M5的源极接电源；所述的第三级延时电路由NMOS管M6和PMOS管M7组成；NMOS管M6的栅极接收外部设备提供的延时控制信号inp，NMOS管M6的源极接收时钟信号clk2，NMOS管M6的漏极与PMOS管M7的漏极相连并输出时钟信号clk3，PMOS管M7的栅极接收时钟信号clk0，PMOS管M7的源极接电源；所述的第四级延时电路由一NMOS管M8以及两个PMOS管M9～M10组成；PMOS管M10的栅极接收外部设备提供的延时控制信号inn，PMOS管M10的源极接电源，PMOS管M10的漏极与PMOS管M9的源极相连，PMOS管M9的栅极与NMOS管M8的栅极相连并接收时钟信号clk3，PMOS管M9的漏极与NMOS管M8的漏极相连并输出时钟信号clk4，NMOS管M8源极接地；所述的第五级延时电路由两个NMOS管M11～M12以及一PMOS管M13组成；NMOS管M11的栅极接收外部设备提供的延时控制信号inp，NMOS管M11的源极接地，NMOS管M11的漏极与NMOS管M12的源极相连，NMOS管M12的栅极与PMOS管M13的栅极相连并接收时钟信号clk4，NMOS管M12的漏极与PMOS管M13的漏极相连并输出时钟信号clk5，PMOS管M13的源极接电源。 |
