高速高精度无采保流水线型模数转换器用时钟电路

摘要

本发明提供一种高速高精度无采保流水线型模数转换器用时钟电路，包括第一和第二占空比稳定电路以及第一至第N输出时钟缓冲器，第一占空比稳定电路产生一个可调节的小于50％占空比的时钟用于第一级流水线时序控制，第二占空比稳定电路产生一个50％占空比的时钟用于第二级至第N级流水线时序控制，第一输出时钟缓冲器对第一占空比稳定电路输出的时钟进行延迟修调，实现第一级流水线与后级流水线时序对齐，第二至第N输出时钟缓冲器对第二占空比稳定电路输出的时钟进行驱动。本发明采用两个占空比稳定电路串联，小于50％占空比时钟使得第一级流水线的时序分配最优化，减小运放设计难度，50％占空比时钟可以使得第二至第N级时序最优化，增大单元电路复用度。

主权项

高速高精度无采保流水线型模数转换器用时钟电路，其特征在于，包括第一占空比稳定电路、第二占空比稳定电路和第一至第N输出时钟缓冲器，N为流水线的级数；其中，所述第一占空比稳定电路适于对外部输入的任意占空比时钟信号CLK进行占空比调节，产生一个可调节的小于50％占空比的时钟，用于第一级流水线的时序控制；所述第二占空比稳定电路与第一占空比稳定电路输出连接，适于对第一占空比稳定电路输出的时钟CKD1进行占空比调节，产生一个50％占空比的时钟，用于第二级至第N级流水线的时序控制；所述第一输出时钟缓冲器与第一占空比稳定电路输出连接，适于对第一占空比稳定电路输出的时钟CKD1进行延迟修调，实现第一级流水线与后级流水线时序对齐，增强其驱动能力；所述第二至第N输出时钟缓冲器与第二占空比稳定电路输出连接，适于对第二占空比稳定电路输出的时钟CKD2进行驱动，增强其驱动能力。