电能表的时钟电路

摘要

电能表的时钟电路，包括三路时钟电路和测温电路，三路时钟电路中时钟芯片的2脚接电能表MCU的SCL信号线，13脚接电能表MCU的SDA信号线，11脚接模拟地，7脚接6脚，6脚与另一端接模拟地的第一电容和另一端接电源端的第一电阻相连，电源端上接有第二电阻，第二电阻另一端与另一端接模拟地的第三电阻及另一端接第四电阻的MEMS晶振相连，第四电阻的另一端与第五电阻及电能表MCU的外置时钟信号输入口相连，第五电阻的另一端接石英晶振，石英晶振的另一端接电能表MCU的外置时钟信号输出口；第五电阻的另一端还与第二电容相连，第二电容另一端与第三电容共同接到模拟地，第三电容另一端接电能表MCU的外置时钟信号输出口。

主权项

电能表的时钟电路，其特征在于，包括三路时钟电路和测温电路，所述三路时钟电路和测温电路分别与电能表MCU相连；其中所述三路时钟电路包括时钟芯片、石英晶振及MEMS晶振；所述时钟芯片的2脚与电能表MCU的SCL信号线相连，13脚与电能表MCU的SDA信号线相连，11脚接模拟地，7脚与6脚相连，3脚与电能表MCU的外置时钟信号输入口相连，10脚与电能表秒脉冲输出光耦相连，1脚、4脚、5脚、8脚、9脚、12脚及14脚为空脚；所述时钟芯片的6脚同时与第一电容和第一电阻相连，所述第一电容的另一端接模拟地，所述第一电阻的另一端与电源端相连；电源端上同时连接有第二电阻，所述第二电阻的另一端同时与第三电阻及MEMS晶振相连，所述第三电阻的另一端接模拟地，所述MEMS晶振的另一端与第四电阻相连，所述第四电阻的另一端同时与第五电阻及电能表MCU的外置时钟信号输入口相连，所述第五电阻的另一端与所述石英晶振相连，所述石英晶振的另一端与电能表MCU的外置时钟信号输出口相连；所述第五电阻的另一端还与第二电容相连，所述第二电容的另一端与第三电容的一端共同接到模拟地，所述第三电容的另一端与电能表MCU的外置时钟信号输出口相连。