发明名称 |
半导体结构的形成方法 |
摘要 |
一种半导体结构的形成方法,包括:提供基底以及第一层间介质层;刻蚀去除第一伪栅,在第一区域第一层间介质层内形成第一开口;形成填充满第一开口的第一栅导电层,同时在外围区第一层间介质层表面形成第一导电附着层,且第一导电附着层的材料与第一栅导电层材料相同;采用第一斜边刻蚀处理,刻蚀去除外围区的第一导电附着层以及第一层间介质层,暴露出外围区基底表面;在第二区域的第一层间介质层内形成第二栅导电层;形成覆盖于所述第一层间介质层、第一栅导电层、第二栅导电层以及外围区基底上的第二层间介质层。本发明避免外围区基底上形成类型复杂的副产物,从而防止副产物从基底上剥落掉在其他基底上,提高半导体结构的生产良率。 |
申请公布号 |
CN105742230A |
申请公布日期 |
2016.07.06 |
申请号 |
CN201410756762.4 |
申请日期 |
2014.12.10 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
张海洋;张城龙 |
分类号 |
H01L21/768(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
应战;骆苏华 |
主权项 |
一种半导体结构的形成方法,其特征在于,包括:提供基底以及位于基底表面的第一层间介质层,所述基底包括器件区以及包围所述器件区的外围区,所述器件区包括第一区域以及第二区域,且所述第一区域第一层间介质层内形成有第一伪栅,所述第二区域第一层间介质层内形成有第二伪栅;刻蚀去除所述第一伪栅,在所述第一区域第一层间介质层内形成第一开口;形成填充满所述第一开口的第一栅导电层,且所述第一栅导电层顶部与第一区域第一层间介质层顶部齐平,同时在外围区第一层间介质层表面形成第一导电附着层,且所述第一导电附着层的材料与第一栅导电层材料相同;采用第一斜边刻蚀处理,刻蚀去除外围区的第一导电附着层以及第一层间介质层,暴露出外围区基底表面;在进行所述第一斜边刻蚀处理之后,刻蚀去除所述第二伪栅,在所述第二区域第一层间介质层内形成第二开口;形成填充满所述第二开口的第二栅导电层,且所述第二栅导电层顶部与第二区域第一层间介质层顶部齐平;形成覆盖于所述第一层间介质层、第一栅导电层、第二栅导电层以及外围区基底上的第二层间介质层。 |
地址 |
201203 上海市浦东新区张江路18号 |