并行数据采集系统

摘要

本发明提供一种并行数据采集系统,用CPLD控制A/D采样与转换,数据写入双口RAM,并可以通过串行接口把数据发送给其他主机。本发明由ADC0809、双口RAMI芯片DT7005、单片机、CPLD芯片MAX7000S以及串行通讯模块组成。具体来说时钟产生信号，模拟采样连接8个模拟输入量，一次只许一个模拟输入量进入,经A/D转换为8位数字量。首先，时钟产生启动信号,CPLD向采样开关发出选通信号,选定模拟采样开关,第0路模拟量进入,经A/D转换后,模拟量变为8位数字量存于双口RAM,并且A/D反馈CPLD告知转换完毕。CPLD再选通第1路模拟量进入,重复上述过程。若经过0.1ms则时钟又产生一个脉冲启动信号，CPLD又重新从第0路模拟量选通。在时钟脉冲信号这0.1ms过程中,CPLD顺序通过0~7路模拟开关,在每次选通时须判断是否为第7路模拟量,若是则CPLD不再响应A/D反馈信号,而是等待0.1ms的时钟脉冲信号到达再重新工作。单片机用于与外部PC机通信,PC机查询是否在双口RAM中有新数据,并可经过接口电路将数据读入。

主权项

一种并行数据采集系统，其特征是本发明由ADC0809、双口RAMI芯片DT7005、单片机、CPLD芯片MAX7000S以及串行通讯模块组成；具体来说时钟产生信号,模拟采样连接8个模拟输入量,一次只许一个模拟输入量进入,经A/D转换为8位数字量；首先,时钟产生启动信号,CPLD向采样开关发出选通信号,选定模拟采样开关,第0路模拟量进入,经A/D转换后,模拟量变为8位数字量存于双口RAM,并且A/D反馈CPLD告知转换完毕；CPLD再选通第1路模拟量进入,重复上述过程；若经过0.1ms则时钟又产生一个脉冲启动信号，CPLD又重新从第0路模拟量选通；在时钟脉冲信号这0.1ms过程中,CPLD顺序通过0~7路模拟开关,在每次选通时须判断是否为第7路模拟量,若是则CPLD不再响应A/D反馈信号,而是等待0.1ms的时钟脉冲信号到达再重新工作；单片机用于与外部PC机通信,PC机查询是否在双口RAM中有新数据,并可经过接口电路将数据读入。