发明名称 液晶面板的电路结构及液晶面板的驱动方法
摘要 本发明提供一种液晶面板的电路结构及液晶面板的驱动方法,该液晶面板的电路结构包括:具有n个数据信号输出通道的数据驱动控制芯片、行驱动扫描芯片、M个触发器、与M个触发器相对应的M个液晶像素阵列区、点时钟信号(CLK)、及公共电压(VCOM);每一液晶像素阵列区包含:(n×N)个液晶像素、N条扫描信号线、以及n条液晶像素数据信号线;通过触发器的依次触发,实现对M个液晶像素阵列区的液晶像素依次充电,互不干扰。本发明还提供了相应的液晶面板驱动方法。本发明的液晶面板的电路结构及液晶面板的驱动方法,可大幅缩减数据驱动控制芯片的数据信号输出通道数,还可解决液晶面板因左右两边与中间区充电不一致而造成的色偏现象。
申请公布号 CN104064154B 申请公布日期 2016.07.06
申请号 CN201410226565.1 申请日期 2014.05.26
申请人 深圳市华星光电技术有限公司 发明人 朱江
分类号 G09G3/36(2006.01)I 主分类号 G09G3/36(2006.01)I
代理机构 深圳市德力知识产权代理事务所 44265 代理人 林才桂
主权项 一种液晶面板的电路结构,其特征在于,包括:具有n个数据信号输出通道(S1~S(n))的数据驱动控制芯片、行驱动扫描芯片、M个触发器(触发器1~触发器M)、与M个触发器相对应的M个液晶像素阵列区(Section1~Section(M))、点时钟信号(CLK)及公共电压(VCOM);每一液晶像素阵列区包含:(n×N)个液晶像素(P)、N条扫描信号线(Scan1~Scan(N))以及n条液晶像素数据信号线(Line1~Line(n));所述液晶像素(P)沿行方向排列配置n个,沿列方向排列配置N个;所述液晶像素(P)包括像素晶体管(Tr)及像素电极(A);所述像素晶体管(Tr)具有栅极(g)、源极(s)、漏极(d);所述像素电极(A)一端电性连接于像素晶体管(Tr)的漏极(d),另一端电性连接于公共电压(VCOM);配置在同一行的像素晶体管(Tr)的栅极(g)与扫描信号线(Scan1~Scan(N))的某一条公共连接,配置在同一列的像素晶体管(Tr)的源极(s)与液晶像素数据信号线(Line1~Line(n))的某一条公共连接;所述行驱动扫描芯片与扫描信号线(Scan1~Scan(N))电性连接,所述行驱动扫描芯片依次有选择地激活扫描信号线(Scan1~Scan(N));所述每一触发器均位于数据驱动控制芯片与相对应的液晶像素阵列区中的液晶像素数据信号线(Line1~Line(n))之间,且电性连接于数据驱动控制芯片的每一数据信号输出通道(S1~S(n))、点时钟信号(CLK)及相对应的液晶像素阵列区中的液晶像素数据信号线(Line1~Line(n));所述数据信号输出通道(S1~S(n))与相对应的液晶像素阵列区中的液晶像素数据信号线(Line1~Line(n))一一对应电性连接;所述M个触发器(触发器1~触发器M)依次相互连接,所述M个触发器(触发器1~触发器M)由点时钟信号(CLK)控制,依次触发;所述每一触发器对相应的液晶像素阵列区中的液晶像素数据信号线(Line1~Line(n))一起控制为导通状态;所述触发器控制数据驱动控制芯片对各个液晶像素阵列区的液晶像素(P)充电;所述触发器包括:触发器控制模块及与触发器控制模块电性连接的触发器输出模块;所述触发器控制模块包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)及电容(C1);所述第一晶体管(M1)包括第一栅极(g1)、第一源极(s1)及第一漏极(d1),所述第二晶体管(M2)包括第二栅极(g2)、第二源极(s2)及第二漏极(d2),所述第三晶体管(M3)包括第三栅极(g3)、第三源极(s3)及第三漏极(d3),所述第四晶体管(M4)包括第四栅极(g4)、第四源极(s4)及第四漏极(d4);所述触发器输出模块包括n个输出晶体管(T1~T(n)),所述输出晶体管(T1~T(n))具有栅极(g1’~gn’)、源极(s1’~sn’)及漏极(d1’~dn’);所述第一栅极(g1)与第一源极(s1)电性连接后形成第(m‑1)脉冲信号输出端Out(m‑1),所述第二漏极(d2)电性连接于电源负极(Vss),所述第三源极(s3)电性连接于点时钟信号(CLK),所述第四漏极(d4)电性连接于电源负极(Vss),所述第二栅极(g2)与第四栅极(g4)电性连接后形成第(m+1)脉冲信号输出端Out(m+1),所述电容(C1)一端电性连接于第一漏极(d1)与第二源极(s2)电性连接后与第三栅极(g3)连接形成的交点(a1),所述电容(C1)的另一端与第三漏极(d3)及第四源极(s4)电性连接后形成第m脉冲信号输出端Out(m),所述n个输出晶体管(T1~Tn)的栅极(g1’~gn’)电性连接于第m脉冲信号输出端Out(m),所述n个输出晶体管(T1~Tn)的源极(s1’~sn’)一一对应电性连接于数据驱动控制芯片1的数据信号输出通道(S1~S(n)),所述n个输出晶体管(T1~Tn)的漏极(d1’~dn’)一一对应电性连接于第m液晶像素阵列区(Section(m))中的液晶像素数据信号线(Line1~Line(n))。
地址 518132 广东省深圳市光明新区塘明大道9—2号