发明名称 阵列基板和显示装置
摘要 本发明公开了一种阵列基板和显示装置,属于显示器领域。所述阵列基板包括多个阵列基板行驱动GOA单元、多根时钟CLK走线以及多根中间引线,CLK走线与中间引线不同层设置,多个GOA单元中的每个GOA单元通过多根中间引线中的K根中间引线与多根CLK走线中的K根CLK走线连接,且每根中间引线只连接一个GOA单元和一根CLK走线,K大于0且K为偶数,阵列基板还包括多根CLK支线,多根CLK走线中的每根CLK走线的两端分别连接多根CLK支线中的至少一根CLK支线的两端,且多根CLK支线中的每根CLK支线只与多根CLK走线中的一根CLK走线连接,多根CLK走线设置在多根CLK支线和GOA单元之间。能够解决各个CLK走线传输时钟信号时延迟不一的问题,提高了显示画面品质。
申请公布号 CN105739202A 申请公布日期 2016.07.06
申请号 CN201610306246.0 申请日期 2016.05.10
申请人 京东方科技集团股份有限公司;北京京东方显示技术有限公司 发明人 冯博;马禹;桑琦
分类号 G02F1/1345(2006.01)I 主分类号 G02F1/1345(2006.01)I
代理机构 北京三高永信知识产权代理有限责任公司 11138 代理人 滕一斌
主权项 一种阵列基板,其特征在于,所述阵列基板包括多个阵列基板行驱动GOA单元、多根时钟CLK走线以及多根中间引线,所述CLK走线与所述中间引线不同层设置,所述多个GOA单元中的每个GOA单元通过所述多根中间引线中的K根中间引线与所述多根CLK走线中的K根CLK走线连接,且每根所述中间引线只连接一个所述GOA单元和一根所述CLK走线,K大于0且K为偶数,其特征在于,所述阵列基板还包括多根CLK支线,所述多根CLK走线中的每根CLK走线的两端分别连接所述多根CLK支线中的至少一根CLK支线的两端,且所述多根CLK支线中的每根CLK支线只与所述多根CLK走线中的一根CLK走线连接,所述多根CLK走线设置在所述多根CLK支线和所述GOA单元之间。
地址 100015 北京市朝阳区酒仙桥路10号