一种基于高速串行器的输入电路结构

摘要

一种基于高速串行器的输入电路结构，本发明涉及信号转换领域，其旨在解决现有串行器存在采集时钟对原数据开窗区域选取不合理，相同串行器中不同的时钟发生器采集时钟频率不匹配并导致输出数据误差较大，同时存在芯片输入端阈值电压逻辑1/0固定等技术问题。该结构主要包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器。本发明用于信号的高速串行。

主权项

一种基于高速串行器的输入电路结构，包括并行源信号，其特征在于，还包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器：接收第一时钟发生器输出的第一时钟信号以获得基准时钟，输出反馈时钟信号，用于构建延时信号采集时间窗口；第二多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收第一多路复用电路输出的混合信号且输出端输出串行信号；数字输入电路：接收第二多路复用电路输出的串行信号，其中包括分压电路、比较电路和参考电压电路，分压电路将串行信号限幅后发送给比较电路，参考电压电路向比较电路提供能够变化的反相参考电压。