发明名称 |
一种非易失存储器和动态随机存取存储器的融合内存系统 |
摘要 |
本发明公开了一种非易失存储器和动态随机存取存储器的融合内存系统,将非易失存储器和动态随机存取存储器融合在一起,共同作为计算机系统的内存统一管理,其中动态随机存取存储器既可以与非易失存储器统一编址,亦可以以部分容量充当非易失存储器的高速缓冲存储器(cache),其cache空间的容量大小自适应数据负载特点而动态可配,以便加快非易失存储器的访问速度,并能降低I/O访问磁盘频率,提高计算机系统整体性能。 |
申请公布号 |
CN103810113B |
申请公布日期 |
2016.07.06 |
申请号 |
CN201410041777.2 |
申请日期 |
2014.01.28 |
申请人 |
华中科技大学 |
发明人 |
冯丹;刘景宁;童薇;冒伟;周文;张双武;李铮;罗锐 |
分类号 |
G06F12/02(2006.01)I;G06F12/16(2006.01)I |
主分类号 |
G06F12/02(2006.01)I |
代理机构 |
华中科技大学专利中心 42201 |
代理人 |
朱仁玲 |
主权项 |
一种非易失存储器和动态随机存取存储器的融合内存系统,包括:统一编址、统一管理的非易失存储器(NVM)和动态随机存取存储器(DRAM),其中DRAM包括充当非易失存储器的cache的DRAM cache部分,该DRAM cache部分的空间容量可动态调整;协议转换模块,用于将非易失存储器物理芯片封装接口协议转换为内存接口所采用的内存协议;融合内存控制器,用于根据非易失存储器和DRAM物理芯片的工作时序、上层调用命令以及引脚电平信号状态,设置工作状态机以完成相应的操作,并提供驱动内存芯片的软件接口;融合内存管理模块,用于对融合内存进行统一管理,包括DRAM空间容量动态调整子模块,其中,所述DRAM空间容量动态调整子模块用于周期性监测DRAM cache部分的命中率H,并检测读写请求比例R:R=读请求数目÷写请求数目 (1)当命中率H<K且读写请求比例R<T时,增大DRAM cache容量,其中,K、T均为预定阈值,其值可根据用户需求而自定义配置,0<K<1,0<T<1;当命中率H≥K且读写请求比例R≥T时,减小DRAM cache容量。 |
地址 |
430074 湖北省武汉市洪山区珞喻路1037号 |