适用于宇航用FPGA的加固配置存储器阵列及配置方法

摘要

适用于宇航用FPGA的加固配置存储器阵列及配置方法，其中配置存储器阵列采用DICE单元实现配置存储器阵列的单粒子加固，降低了单粒子对配置存储器阵列的影响。配置方法是在配置存储器阵列上电之前，通过列地址译码电路与帧数据寄存器使所有的配置存储器单元处于写0状态，上电时，由于外部工作条件的诱导效应，所有的DICE单元在上电后初始状态全部为0，避免了上电后FPGA互连矩阵由于配置存储器单元初始状态不确定导致的逻辑冲突，从而有效解决了FPGA的上电浪涌电流问题，降低了使用FPGA的系统的设计难度，提高了宇航用FPGA工作的可靠性。

主权项

适用于宇航用FPGA的加固配置存储器阵列，其特征在于包括：配置控制电路(100)、列地址译码器(101)、帧数据寄存器(102)、低压差线性稳压器(103)和存储单元阵列(104)；配置控制电路(100)：向低压差线性稳压器(103)发送供电指令，向列地址译码器(101)发送存储单元阵列(104)中某一列或多列存储单元的字线置位指令，向帧数据寄存器(102)发送写0指令或配置信息读取指令；所述字线置位指令为字线置1指令或字线置0指令；低压差线性稳压器(103)：根据配置控制电路(100)发送的供电指令，控制存储单元阵列(104)中存储单元的供电电压稳定到预设值V_RAM；列地址译码器(101)：根据配置控制电路(100)发送的存储单元阵列(104)中某一列或多列存储单元的字线置1指令或字线置0指令，将对应的存储单元的字线置1或置0；帧数据寄存器(102)：根据配置控制电路(100)发送的配置信息读取指令，从片外码流存储器读取用户输入的配置信息，写入到字线置1的存储单元中；根据配置控制电路(100)发送的写0指令，向存储单元阵列(104)中字线置1的存储单元写入0；存储单元阵列(104)：由i行j列DICE单元组成，用于存储用户输入的配置信息，其中i、j均为大于等于1的自然数。