发明名称 半导体器件制备方法以及半导体器件
摘要 本发明提供了一种半导体器件制备方法以及半导体器件。本发明的半导体器件制备方法包括:提供半导体基体,在所述半导体基体内的静态随机存储器区域中形成浅沟槽隔离,并且随后在所述半导体基体上布置掩膜层;图案化蚀刻半导体基体形成凹陷;在凹陷内外延生长锗含量恒定的第一SiGe种子层;在第一SiGe种子层上外延生长锗含量恒定的第二SiGe层;其中第二SiGe层的锗含量高于第一SiGe种子层;在第二SiGe层上外延生长锗含量低于第二SiGe层且锗含量恒定的第三SiGe层;在第三SiGe层上形成盖帽层。
申请公布号 CN105742284A 申请公布日期 2016.07.06
申请号 CN201610107952.2 申请日期 2016.02.26
申请人 上海华力微电子有限公司 发明人 黄秋铭;谭俊;高剑琴;钟健
分类号 H01L27/11(2006.01)I;H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L21/8244(2006.01)I 主分类号 H01L27/11(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 智云
主权项 一种半导体器件制备方法,其特征在于包括:第一步骤:提供半导体基体,在所述半导体基体内的静态随机存储器区域中形成浅沟槽隔离,并且随后在所述半导体基体上布置掩膜层;第二步骤:图案化蚀刻半导体基体形成凹陷;第三步骤:在凹陷内外延生长锗含量恒定的第一SiGe种子层;第四步骤:在第一SiGe种子层上外延生长锗含量恒定的第二SiGe层;其中第二SiGe层的锗含量高于第一SiGe种子层;第五步骤:在第二SiGe层上外延生长锗含量低于第二SiGe层且锗含量恒定的第三SiGe层;第六步骤:在第三SiGe层上形成盖帽层。
地址 201203 上海市浦东新区张江开发区高斯路568号