| 摘要 |
メッセージレジスタ８１は、ビット数が素数であり、そのビット数が法とされた場合における最小の原始根が２である長さのメッセージを１ビットずつ逐次出力する。巡回鍵レジスタ８２は、メッセージのビット数と同じビット数の鍵を巡回置換し、巡回置換した結果得られる巡回鍵ベクトルを逐次出力する。論理積演算手段８３は、逐次出力される巡回鍵ベクトルと、１ビットずつ逐次出力されるメッセージビットとに基づいて、メッセージビットが１のときに巡回鍵ベクトルを出力し、メッセージビットが０のときに巡回鍵ベクトルと同じビット数のオールゼロベクトルを出力する。累積和演算手段８４は、出力されたビット数と同数の演算結果を累積して排他的論理和を算出する。 |
