发明名称 |
用于互错30°双可控变流器的FPGA宽频移相触发器 |
摘要 |
本发明属于一种数字移相触发器,具体公开一种用于互错30°双可控变流器的FPGA宽频移相触发器,该触发器包括双Y错30°同步整形电路、AD转换器件、第一电平变换电路、FPGA电路、第二电平变换电路及驱动放大隔离电路;双Y错30°同步整形电路的输出端、AD转换器件的输出端通过第一电平变换电路与FPGA电路的输入端连通,FPGA电路的输出端通过第二电平变换电路与驱动放大隔离电路的输入端连通。本发明的数字移相触发器在FPGA电路内部实现触发器的核心功能,避免了通常触发器因电路器件性能差异带来的不足,简化了结构、提高了工作稳定性。 |
申请公布号 |
CN103904867B |
申请公布日期 |
2016.06.29 |
申请号 |
CN201210567265.0 |
申请日期 |
2012.12.24 |
申请人 |
核工业西南物理研究院 |
发明人 |
卜明南;王小平;李飞镝;金庆华;李华俊;宣伟民 |
分类号 |
H02M1/06(2006.01)I |
主分类号 |
H02M1/06(2006.01)I |
代理机构 |
核工业专利中心 11007 |
代理人 |
高尚梅 |
主权项 |
一种用于互错30°双可控变流器的FPGA宽频移相触发器,其特征在于:该触发器包括双Y错30°同步整形电路(1)、AD转换器件(2)、第一电平变换电路(3)、FPGA电路(4)、第二电平变换电路(5)及驱动放大隔离电路(6);双Y错30°同步整形电路(1)的输出端、AD转换器件(2)的输出端通过第一电平变换电路(3)与FPGA电路(4)的输入端连通,FPGA电路(4)的输出端通过第二电平变换电路(5)与驱动放大隔离电路(6)的输入端连通;双Y错30°同步整形电路(1)用于将双Y错30°的三相交流同步信号,整形为符合FPGA电路(4)工作要求的两组互错30°的三相同步数字信号,用于FPGA电路(4)进行缺相、相序错误检查、以及产生处理后的单相数字同步信号;AD转换器件(2)在FPGA电路(4)控制下,将外部输入的模拟给定信号转换为数字给定信号;第一电平变换电路(3)、第二电平变换电路(5)用以满足双Y错30°同步整形电路(1)、AD转换器件(2)、FPGA电路(4)及驱动放大隔离电路(6)对信号的电平要求;驱动放大隔离电路(6),用于将FPGA电路(4)的输出信号进行隔离放大;所述的FPGA电路(4)包括AD读取控制模块(401)、同步信号检测模块(402)、频率跟踪模块(403)、三相全控桥移相控制模块A(404)、三相全控桥移相控制模块B(405);AD读取控制模块(401)的输入端通过第一电平变换电路(3)与AD转换器件(2)的输出端连通;同步信号检测模块402通过第一电平变换电路(3)与双Y错30°同步整形电路(1)的输出端连通;同步信号检测模块(402)的输出端与频率跟踪模块(403)的输入端连通;三相全控桥移相控制模块A(404)的一个输入端分别与频率跟踪模块(403)的输出端、AD读取控制模块(401)的输出端连通,三相全控桥移相控制模块A(404)的另一个输入端与同步信号检测模块(402)的输出端连通,三相全控桥移相控制模块A(404)的输出端与第二电平变换电路(5)的输入端连通;三相全控桥移相控制模块B(405)的一个输入端分别与频率跟踪模块(403)的输出端、AD读取控制模块(401)的输出端连通,三相全控桥移相控制模块B(405)的另一个输入端与同步信号检测模块(402)的输出端连通,三相全控桥移相控制模块B(405)的输出端与第二电平变换电路(5)的输入端连通;AD读取控制模块(401)的输出端还与第二电平变换电路(5)的输入端连通。 |
地址 |
610041 四川省成都市二环路南三段三号 |