| 发明名称 | 测试器件及其制作方法、半导体器件及其制作方法 | ||
| 摘要 | 一种测试器件及其制作方法、半导体器件及其制作方法。所述测试器件包括：半导体衬底；位于所述半导体衬底上的介电层，所述介电层的材料为采用TEOS为反应源形成的氧化硅，所述介电层中包括金属插塞和伪接触孔，所述伪接触孔的材料包括钨，所述伪接触孔的上表面面积与整个介电层的上表面面积之比大于或等于20%；位于所述介电层上的电连接线，所述电连接线的材料包括铜、铝或铜铝合金。所述半导体器件包括多个芯片和位于所述芯片之间的切割道，所述切割道中包括上述的测试器件。本发明可以提高测试器件中电连接线与介电层之间的粘合力，最终保证半导体器件的性能稳定。 | ||
| 申请公布号 | CN102931172B | 申请公布日期 | 2016.06.29 |
| 申请号 | CN201210472771.1 | 申请日期 | 2012.11.20 |
| 申请人 | 上海华虹宏力半导体制造有限公司 | 发明人 | 李秀莹;刘宇;王鹏 |
| 分类号 | H01L23/544(2006.01)I;H01L21/02(2006.01)I | 主分类号 | H01L23/544(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
| 主权项 | 一种测试器件，其特征在于，包括：半导体衬底；位于所述半导体衬底上的介电层，所述介电层的材料为采用正硅酸乙酯为反应源形成的氧化硅，所述介电层中包括贯穿其厚度的金属插塞和伪接触孔，且所述伪接触孔的上表面与介电层上表面齐平，所述伪接触孔的材料包括钨，所述伪接触孔的上表面面积与整个介电层的上表面面积之比大于或等于20％；位于所述介电层上的电连接线，所述电连接线覆盖所述伪接触孔，所述电连接线的材料包括铜、铝或铜铝合金。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区祖冲之路1399号 | ||