发明名称 智能手机存储系统及其运行方法
摘要 本发明公开了一种智能手机存储系统结构包括:应用处理单元通过NAND FLASH总线与RAW NAND FLASH器件连接,用于存储非易失数据及程序,通过DDR总线与DDR3L SDRAM器件连接,用于大容量高速数据存储,通过应用基带桥总线与基带处理单元连接,通过应用基带桥总线实现对PSRAM器件的扩展访问;应用处理单元还设置有RAW NAND FLASH控制器,用以控制NAND FLASH总线,并对读写数据进行编解码保护;基带处理单元通过SRAM总线与PSRAM器件连接,用于小容量数据存储空间;基带处理单元还设置有时钟管理单元,用以控制手机运行模式切换时,应用处理单元时钟、DDR3L SDRAM器件时钟和NAND FLASH器件时钟的打开和关闭。本发明还公开了一种所述智能手机存储系统结构的运行方法。本发明能降低智能手机生产成本和运行功耗。
申请公布号 CN103067582B 申请公布日期 2016.06.29
申请号 CN201210572827.0 申请日期 2012.12.25
申请人 锐迪科科技有限公司 发明人 黄秀荪;李琳;黎骅;毛天然
分类号 H04W88/02(2009.01)I;H04M1/725(2006.01)I 主分类号 H04W88/02(2009.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 丁纪铁
主权项 一种智能手机存储系统,包括:DDR3L SDRAM器件(100)、DDR总线(101)、应用处理单元(102)、RAW NAND FLASH器件(103)、NAND FLASH总线(104)、应用基带桥总线(105)、基带处理单元(106)、SRAM总线(107)、PSRAM器件(108);应用处理单元(102)通过NAND FLASH总线(104)与RAW NAND FLASH器件(103)连接,用于存储非易失数据及程序,通过DDR总线(101)与DDR3L SDRAM器件(100)连接,用于大容量高速数据存储,通过应用基带桥总线(105)与基带处理单元(106)连接,通过应用基带桥总线(105)实现对PSRAM器件(108)的扩展访问,所述大容量是指数据量大于256兆比特;应用处理单元(102)还设置有RAW NAND FLASH控制器(110),用以控制NAND FLASH总线(104),并对读写数据进行编解码保护;基带处理单元(106)通过SRAM总线(107)与PSRAM器件(108)连接,用于小容量数据存储空间,所述小容量是指数据量小于256兆比特;基带处理单元(106)还设置有时钟管理单元(109),用以控制手机运行模式切换时,应用处理单元(102)时钟、DDR3L SDRAM器件(100)时钟和RAW NAND FLASH器件(103)时钟的打开和关闭;其特征是:所述智能手机存储系统的运行模式划分为待机模式和工作模式;工作模式:应用处理单元(102)经NAND FLASH总线(104)访问RAW NAND FLASH器件(103);应用处理单元(102)经DDR总线(101)访问DDR3L SDRAM器件(100);基带处理单元(106)经SRAM总线(107)访问PSRAM器件(108);启动待机模式:应用处理单元(102)将唤醒程序通过应用基带桥总线(105)写入PSRAM器件(108);进入待机模式:时钟管理单元(109)关闭应用处理单元(102)的时钟,关闭DDR3L SDRAM(100)的时钟,关闭RAW NAND FLASH器件(103)的时钟,即应用处理单元(102)处于待机状态时,仅有漏电消耗,基带处理单元(106)维持工作;退出待机模式:基带处理单元(106)通知时钟管理单元(109),时钟管理单元(109)打开应用处理单元(102)的时钟,将应用处理单元(102)切换至工作状态。
地址 中国香港花园道1号中银大厦22楼