发明名称 |
一种基于FPGA的方波发生器及方法 |
摘要 |
本发明公开了一种基于FPGA的方波发生器及方法,该发生器包括总线控制模块,用于接收上位机发送的播放命令和播放地址;波形播放管理模块,用于接收并依据播放命令和播放地址从存储模块中读取原始波形数据,并对原始波形数据进行解码,得到波形数据,依据波形数据生成延时数据,并将波形数据和延时数据输出;并串转换单元,用于接收并行输入的波形数据并将波形数据串行输出,得到方波信号;延时链单元,用于对方波信号进行延时;多路选择控制器,用于接收延时数据,并依据延时数据确定方波信号在延时链单元上的输出节点,并从输出节点引出相应的延时后的方波信号并输出,实现了能够连续输出精度高且无死时间的方波信号。 |
申请公布号 |
CN105718404A |
申请公布日期 |
2016.06.29 |
申请号 |
CN201610032859.X |
申请日期 |
2016.01.18 |
申请人 |
中国科学技术大学 |
发明人 |
秦熙;谢一进;荣星;贺羽;王淋;石致富;杜江峰 |
分类号 |
G06F13/38(2006.01)I;G06F13/40(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
罗满 |
主权项 |
一种基于FPGA的方波发生器,其特征在于,包括:总线控制模块,用于接收上位机发送的播放命令和播放地址,并将所述播放命令和所述播放地址输出;波形播放管理模块,用于接收并依据所述播放命令和所述播放地址从存储模块中读取原始波形数据,并对所述原始波形数据进行解码,得到波形数据,依据所述波形数据生成延时数据,并将所述波形数据和所述延时数据输出;并串转换单元,用于接收并行输入的所述波形数据并将所述波形数据串行输出,得到方波信号;延时链单元,用于对所述方波信号进行延时;多路选择控制器,用于接收所述延时数据,并依据所述延时数据确定所述方波信号在所述延时链单元上的输出节点,并从所述输出节点引出相应的延时后的方波信号并输出。 |
地址 |
230026 安徽省合肥市包河区金寨路96号 |