发明名称 | CMOS晶体管的形成方法 | ||
摘要 | 一种CMOS晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;对所述NMOS区域和PMOS区域的源区和漏区进行预非晶化注入;刻蚀所述NMOS区域和PMOS的源区和漏区,形成第一开口,所述第一开口的深度小于所述预非晶化注入的深度,在所述第一开口内形成NMOS嵌入式源区和漏区;形成阻挡层,所述阻挡层具有暴露所述PMOS区域的第二开口;沿所述第二开口刻蚀PMOS区域的源区和漏区,去除PMOS区域的NMOS嵌入式源区和漏区和预非晶化注入区域,形成第三开口,在所述第三开口内形成PMOS嵌入式源区和漏区。本发明CMOS晶体管的形成方法工艺简单。 | ||
申请公布号 | CN103855096B | 申请公布日期 | 2016.06.29 |
申请号 | CN201210514534.7 | 申请日期 | 2012.12.04 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 三重野文健 |
分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
主权项 | 一种CMOS晶体管的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域,所述NMOS区域和PMOS区域之间具有隔离结构,所述NMOS区域和PMOS区域的半导体衬底表面具有凸起的鳍部,位于所述鳍部上的栅极结构,所述栅极结构覆盖部分所述鳍部的顶部和侧壁,位于所述栅极结构两侧的鳍部内的源区和漏区;对所述NMOS区域和PMOS区域的源区和漏区进行预非晶化注入;刻蚀所述NMOS区域和PMOS区域的源区和漏区,形成第一开口,所述第一开口的深度小于所述预非晶化注入的深度,在所述第一开口内形成NMOS嵌入式源区和漏区;形成阻挡层,所述阻挡层具有暴露所述PMOS区域的第二开口;沿所述第二开口刻蚀PMOS区域的源区和漏区,去除PMOS区域的NMOS嵌入式源区和漏区和预非晶化注入区域,形成第三开口,在所述第三开口内形成PMOS嵌入式源区和漏区。 | ||
地址 | 201203 上海市浦东新区张江路18号 |