| 发明名称 | 分析集成电路效能的系统与方法 | ||
| 摘要 | 本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额因子来计算集成电路的一时序分析，以及储存所计算的时序分析。 | ||
| 申请公布号 | CN101826124B | 申请公布日期 | 2016.06.29 |
| 申请号 | CN201010130277.8 | 申请日期 | 2010.03.05 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 刘潮权;谢弘盛;刘德培 |
| 分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 北京德恒律师事务所 11306 | 代理人 | 陆鑫;高雪琴 |
| 主权项 | 一种对集成电路执行时序分析的方法，上述集成电路具有一时序路径，上述方法包括：计算上述时序路径中的非共同时序路径元件的数量；仅根据上述非共同时序路径元件的数量，将一时序降额因子指定至上述时序路径；使用上述所指定的时序降额因子来计算上述集成电路的一时序分析；以及储存上述所计算的时序分析。 | ||
| 地址 | 中国台湾新竹市 | ||