发明名称 一种基于总线的H<sup>2</sup>-MAC消息认证IP核硬件装置
摘要 本发明公开了一种基于总线的H<sup>2</sup>‑MAC消息认证IP核硬件装置,属于网络数据安全领域,该消息认证装置包括:解析模块、MD5密钥模块、padding模块、SHA‑1密钥模块、初始摘要寄存器、中间摘要寄存器、H<sup>2</sup>‑MAC控制模块、MD5运算模块、SHA‑1运算模块、后封装模块。本发明采用硬件方式实现消息认证,相对软件方式,认证速度更快;同时基于总线方式进行IP核认证,在总线上挂载多个IP核,使得认证速度进一步提高。本发明采用H<sup>2</sup>‑MAC认证机制,在认证时相比HMAC少一次对认证密钥的查询,简化了硬件设计和查询流程。
申请公布号 CN105721161A 申请公布日期 2016.06.29
申请号 CN201610061043.X 申请日期 2016.01.28
申请人 东南大学 发明人 李冰;刘洋;刘玉;郭安;刘勇;陈帅;董乾;赵霞;王刚
分类号 H04L9/32(2006.01)I 主分类号 H04L9/32(2006.01)I
代理机构 南京苏高专利商标事务所(普通合伙) 32204 代理人 柏尚春
主权项 一种基于总线的H<sup>2</sup>‑MAC消息认证IP核硬件装置,其特征在于,包括解析模块、MD5密钥模块、padding模块、SHA‑1密钥模块、初始摘要寄存器、中间摘要寄存器、H<sup>2</sup>‑MAC控制模块、MD5运算模块、SHA‑1运算模块和后封装模块;解析模块的输入端为整个装置的输入端,解析模块的输入端接收来自总线的数据,解析模块输出端同时连接padding模块、MD5密钥模块和SHA‑1密钥模块的输入端;padding模块和MD5密钥模块的输出端连接MD5运算模块的输入端,padding模块和SHA‑1密钥模块的输出端连接SHA‑1运算模块的输入端;MD5运算模块接受H<sup>2</sup>‑MAC控制模块的控制进行MD5运算,在第一轮运算中H<sup>2</sup>‑MAC控制模块首先读取初始摘要寄存器的信息传递给MD5运算模块,并将第一轮MD5运算模块的结果存入中间摘要寄存器,在随后的第二轮运算中由H<sup>2</sup>‑MAC控制模块读取中间摘要寄存器的信息传递给MD5运算模块,最后将MD5认证运算得到的最终认证摘要传输至后封装模块;SHA‑1运算模块接受H<sup>2</sup>‑MAC控制模块的控制进行SHA‑1运算,在第一轮运算中H<sup>2</sup>‑MAC控制模块首先读取初始摘要寄存器的信息传递给SHA‑1运算模块,并将第一轮SHA‑1运算模块的结果存入中间摘要寄存器,在随后的第二轮运算中由H<sup>2</sup>‑MAC控制模块读取中间摘要寄存器的信息传递给SHA‑1运算模块,最后将SHA‑1认证运算得到的最终认证摘要传输至后封装模块;中间摘要寄存器的输入端同时连接MD5运算模块和SHA‑1运算模块,输出端连接H<sup>2</sup>‑MAC控制模块;H<sup>2</sup>‑MAC控制模块的输入端同时连接初始摘要寄存器和中间摘要寄存器,输出端同时连接MD5运算模块和SHA‑1运算模块;后封装模块的输入端同时连接MD5运算模块和SHA‑1运算模块的输出端,后封装模块的输出端将含最终认证摘要的数据包要发送回总线。
地址 210000 江苏省南京市四牌楼2号