一种滤波方法和装置

摘要

本发明公开了一种滤波方法和装置，将滤波操作中的均衡处理逻辑置于一片或多片均衡FPGA中，将滤波操作中的系数处理逻辑置于系数FPGA中；系数FPGA相对独立地向各均衡FPGA提供用于进行均衡处理的相应系数，均衡FPGA根据收到的系数进行滤波。本发明在实现DSP均衡算法部分的数据处理时利用了FPGA在高速数据处理上的优势以及多片FPGA协作的特性，使用多片FPGA以基于不同的逻辑程序协调处理均衡部分的大量高速数据。这样可以解决逻辑资源紧张的问题，还可以由系数FPGA的SERDES统一与各均衡FPGA进行互联，从而解决了FPGA中SERDES的数量不足的问题，最终提高了均衡算法处理的能力。

主权项

一种滤波方法，其特征在于，将滤波操作中的均衡处理逻辑置于一片或多片均衡现场可编程门阵列FPGA中，将滤波操作中的系数处理逻辑置于系数FPGA中；该方法还包括：系数FPGA相对独立地向各均衡FPGA提供用于进行均衡处理的相应系数，均衡FPGA根据收到的系数进行滤波；其中，针对多个均衡FPGA中的任一个均衡FPGA，该方法包括：均衡FPGA通过串行器/解串器SERDES接收前级的样值预处理子系统发送来的高速样值数据，在内部的功能模块进行样值处理并通过SERDES发送处理后的数据到系数FPGA用以计算系数1，同时发送处理后的数据到均衡FPGA的后级模块用来进行滤波器1的计算；系数FPGA通过SERDES接收均衡FPGA发来的样值数据，在内部的功能模块计算系数1；系数FPGA将算出的系数1通过SERDES下发到均衡FPGA以完成滤波器1的计算；均衡FPGA在接收到系数1后，利用系数1与内部的功能模块进行样值处理后的数据进行滤波计算，并将结果输出到后级的滤波器2，同时向系数FPGA发出控制信号；系数FPGA接收到控制信号后，将系统初始存入的系数2通过SERDES下发到均衡FPGA；均衡FPGA接收到系数FPGA发送来的系数2后，结合滤波器1的结果进行滤波器2的运算，并将运算结果输出到后级的滤波器3，同时将所述运算结果通过SERDES发送到系数FPGA用以进行系数3的计算；系数FPGA接收到均衡FPGA发送来的样值数据后，在内部的逻辑功能模块计算系数3；系数FPGA将算出的系数3通过SERDES下发到均衡FPGA以完成滤波器3的计算；均衡FPGA在接收到系数3后，利用系数3与滤波器2的运算结果进行滤波器3的计算，并将计算结果输出到滤波器3后级的功能模块。