发明名称 半导体结构的形成方法
摘要 一种半导体结构的形成方法,包括:形成贯穿介质层且暴露出基底表面的通孔;形成填充满所述通孔的第一导电层,所述第一导电层与钝化层顶部齐平;在所述钝化层表面形成具有开口的图形层,开口至少位于第一导电层上方且开口尺寸大于通孔尺寸;以图形层为掩膜,沿开口刻蚀部分厚度的介质层,在介质层内形成沟槽;形成填充满沟槽且与第一导电层电连接的第二导电层,第二导电层还覆盖于图形层表面;去除高于介质层表面的第二导电层、图形层以及钝化层,直至剩余的第二导电层与介质层顶部齐平。本发明避免形成有机分布层,从而避免去除有机分布层的工艺对介质层造成损伤,使得介质层保持良好的性能,进而提高半导体结构的电学性能。
申请公布号 CN105720004A 申请公布日期 2016.06.29
申请号 CN201410736226.8 申请日期 2014.12.04
申请人 中芯国际集成电路制造(上海)有限公司 发明人 张城龙;张海洋
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 应战;骆苏华
主权项 一种半导体结构的形成方法,其特征在于,包括:提供基底、位于基底表面的介质层以及位于介质层表面的钝化层;刻蚀所述钝化层以及介质层,形成贯穿介质层且暴露出基底表面的通孔;形成填充满所述通孔的第一导电层,所述第一导电层与钝化层顶部齐平;在所述钝化层表面形成具有开口的图形层,所述开口至少位于第一导电层的上方,且所述开口尺寸大于通孔尺寸;以所述图形层为掩膜,沿开口刻蚀部分厚度的介质层,在所述介质层内形成沟槽;形成填充满所述沟槽的第二导电层,所述第二导电层与第一导电层电连接;去除高于介质层表面的第二导电层、图形层以及钝化层,直至第二导电层与介质层顶部齐平。
地址 201203 上海市浦东新区张江路18号