| 摘要 |
[과제] 피실장체상에 반도체 칩이 적층된 반도체 장치에 있어서, 상측의 반도체 칩상에의 언더필재의 올라탐이나 칩 사이에서의 보이드의 발생을 방지한다. [해결 수단] 제 1의 주면상에 배선 패턴(7)이 형성된 제 1의 반도체 칩과, 제 1의 반도체 칩상이면서 배선 패턴(7)이 형성된 면상에 탑재된 제 2의 반도체 칩과, 제 1의 반도체 칩과 제 2의 반도체 칩 사이에 충전되고, 제 2의 반도체 칩의 외주부에 필렛을 형성하는 언더필재를 구비한 반도체 장치의 구성으로서, 제 1의 반도체 칩상이면서 제 2의 반도체 칩이 탑재된 칩 탑재 영역(15)을 구획하는 4개의 변부중, 필렛이 가장 길게 형성되는 변부(15A)의 외측에, 언더필재를 칩 사이에 유도하는 도입부(18)를 형성하였다. |
