发明名称 |
实现芯片复杂工程修改的方法及系统 |
摘要 |
本发明提供一种实现芯片复杂工程修改的方法及系统,所述方法包括:查找原始的寄存器转换级电路和原始的门级网表,获取其相互对应的关键信号;对原始的寄存器转换级电路中的关键信号进行修改,生成寄存器转换级电路1;在寄存器转换级电路1的关键信号后插入第一寄存器,将对原始的寄存器转换级电路的关键信号进行修改后的修改结果缓存至所述第一寄存器中,生成寄存器转换级电路2;在原始的门级网表的关键信号后插入第二寄存器,生成门级网表1;根据寄存器转换级电路2以及门级网表1,获取门级网表2;保存和/或输出寄存器转换级电路1和门级网表2,完成芯片复杂工程的修改。本发明最少的逻辑改动实现目标工程修改,加速芯片的重新设计周期。 |
申请公布号 |
CN105701294A |
申请公布日期 |
2016.06.22 |
申请号 |
CN201610021204.2 |
申请日期 |
2016.01.13 |
申请人 |
盛科网络(苏州)有限公司 |
发明人 |
段光生;许俊;夏杰 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
苏州威世朋知识产权代理事务所(普通合伙) 32235 |
代理人 |
杨林洁 |
主权项 |
一种实现芯片复杂工程修改的方法,其特征在于,所述方法包括:查找原始的寄存器转换级电路和原始的门级网表,获取其相互对应的关键信号;对原始的寄存器转换级电路中的关键信号进行修改,生成寄存器转换级电路1;在所述寄存器转换级电路1的关键信号后插入第一寄存器,将对原始的寄存器转换级电路的关键信号进行修改后的修改结果缓存至所述第一寄存器中,生成寄存器转换级电路2;在原始的门级网表的关键信号后插入第二寄存器,生成门级网表1;根据寄存器转换级电路2以及门级网表1,获取门级网表2;保存和/或输出寄存器转换级电路1和门级网表2,完成芯片复杂工程的修改。 |
地址 |
215021 江苏省苏州市工业园区星汉街5号B幢4楼13/16单元 |