高速接口的上拉终端电阻检测电路

摘要

本发明公开了一种高速接口的上拉终端电阻检测电路，用于对高速接口的上拉终端电阻的检测，上拉终端电阻检测电路包括检测信号产生模块和输入模块，检测信号产生模块分别与上拉终端电阻和输入模块电连接，检测信号产生模块由使能信号控制，检测信号产生模块输出的检测信号输入至输入模块；当上拉终端电阻处于工作状态时，输入模块的输出信号为逻辑1；当上拉终端电阻处于闲置状态时，输入模块的输出信号为逻辑0。本发明的高速接口的上拉终端电阻检测电路，有效解决了当本地电源无效时，高速接口对本地电源的反灌电问题，使得晶体管不被损坏；在高速接口引入的负载电容最小，保证了高速接口的正常工作速度。

主权项

一种高速接口的上拉终端电阻检测电路，用于对高速接口的上拉终端电阻的检测，其特征在于：所述上拉终端电阻检测电路包括检测信号产生模块和输入模块；所述检测信号产生模块分别与所述上拉终端电阻和所述输入模块电连接；所述检测信号产生模块由使能信号控制，所述检测信号产生模块输出的检测信号输入至所述输入模块；当所述上拉终端电阻处于工作状态时，所述输入模块的输出信号为逻辑1；当所述上拉终端电阻处于闲置状态时，所述输入模块的输出信号为逻辑0；所述检测信号产生模块包括第一晶体管M1和第二晶体管M2；所述使能信号包括偏置电压和输入信号；所述第一晶体管M1的栅极耦合至所述输入信号，所述第一晶体管M1的源极接地；所述第二晶体管M2的栅极耦合至所述偏置电压，所述第二晶体管M2的漏极耦合至所述上拉终端电阻，所述第二晶体管M2的源极耦合至所述第一晶体管M1的漏极，所述第二晶体管M2的源极还耦合至所述输入模块，用于输出所述检测信号；所述第二晶体管M2的衬底与所述第一晶体管M1的衬底共连后接地。