| 发明名称 | 化合物半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：衬底；布置在所述衬底之上的GaN化合物半导体多层结构；以及基于AlN的并且布置在所述衬底与所述GaN化合物半导体多层结构之间的应力消除层，其中所述应力消除层的与所述GaN化合物半导体多层结构接触的表面包括具有深度为5nm或更大并且以2×10<sup>10</sup>cm<sup>-2</sup>或更大的数目密度形成的凹部。 | ||
| 申请公布号 | CN102956679B | 申请公布日期 | 2016.06.22 |
| 申请号 | CN201210277906.9 | 申请日期 | 2012.08.06 |
| 申请人 | 富士通株式会社 | 发明人 | 小谷淳二;石黑哲郎;苫米地秀一 |
| 分类号 | H01L29/06(2006.01)I;H01L29/417(2006.01)I;H01L29/778(2006.01)I;H01L21/335(2006.01)I;H02M5/458(2006.01)I | 主分类号 | H01L29/06(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 顾晋伟;董文国 |
| 主权项 | 一种化合物半导体器件，包括：衬底；设置在所述衬底之上的GaN化合物半导体多层结构；以及基于AlN的并且设置在所述衬底与所述GaN化合物半导体多层结构之间的应力消除层，其中所述应力消除层的与所述GaN化合物半导体多层结构接触的表面具有深度为5nm或更大并且以2×10<sup>10</sup>cm<sup>‑2</sup>或更大的数目密度形成的凹部，其中对所述应力消除层的与所述GaN化合物半导体多层结构接触的所述表面拟合的粗糙度曲线的偏度是负的。 | ||
| 地址 | 日本神奈川县 | ||