一种基于分级位线结构的SRAM半选干扰消除结构

摘要

本发明公开一种基于分级位线结构的SRAM半选干扰消除结构，包括存储阵列；所述存储阵列为分级位线结构；存储阵列中的存储单元具有单独的读操作支路；存储阵列中的每一列划分为若干个子模块。本发明采用虚拟地线控制，将子模块中各存储单元的读操作支路的地线单独引出，通过地线控制开关统一接入实际地线，并由子模块对应列的列选信号Col<i>控制各地线控制开关的导通状态，切断了读操作时未选中列单元其位线放电通路，从而完全消除了由于半选干扰而导致的静态功耗消耗；而通过局部位线悬浮技术的采用，则在写操作时迫使未选中列局部位线浮空，从而消除了短路放电路径，并且有效地减小了局部位线对半选单元的干扰，使得单元鲁棒性提升，噪声容限增大。

主权项

一种基于分级位线结构的SRAM半选干扰消除结构，其特征在于，包括存储阵列；所述存储阵列为分级位线结构，将每列单元划分成若干个子模块；存储阵列中的存储单元采用8T‑SRAM结构，具有单独的读支路；子模块中各存储单元的读操作支路的地线单独引出，通过地线控制开关统一接入实际地线，并由子模块对应列的列选信号Col<i>控制各地线控制开关的导通状态。