音视频数据采集接口电路设计方法

摘要

本发明提供了一种音视频数据采集系统的接口电路设计方法，在FPGA内部设计传输和缓存单元，实现在视频制式、视频帧率发生变化时，保证数据的稳定和准确传输。在音视频数据采集输出端设有DM365数据压缩单元，采用FPGA构成信息缓存和传输模块，此缓存区模块通过SPI单向通信总线和EMIF双向通信总线与DM365数据压缩单元连接，通过PCI总线与上位机连接；FPGA内部设有功能配置信息缓存区、管道配置信息缓存区、广播时间缓存区和压缩数据双级缓存区，仿真结果证明，本发明满足不同视频制式、P/I帧比率、帧率、不同数据速率传输要求的、误码率低的音视频数据采集接口电路，本发明应用在各种速率变化的数据采集系统中。

主权项

一种音视频数据采集接口电路设计方法，其特征在于，不仅在音视频数据采集输出端设计有数据压缩单元，并且采用FPGA构成信息缓存和传输模块，此缓存区模块通过SPI单向通信总线和EMIF双向通信总线与数据压缩单元连接，通过PCI总线与上位机连接；在FPGA内部设计有功能配置信息缓存区、管道配置信息缓存区、广播时间缓存区和压缩数据双级缓存区，实现了对可变速率的音视频数据缓存与传输。