发明名称 |
锁存电路及包括其的锁存电路阵列 |
摘要 |
一种锁存电路可以包括:第一储存节点到第四储存节点;第一晶体管对到第四晶体管对,每个晶体管对包括通过第一储存节点到第四储存节点中的对应的一个串联连接的PMOS晶体管和NMOS晶体管,其中,第一储存节点到第四储存节点中的每个连接到前一级中的晶体管对的NMOS晶体管的栅极以及后一级中的晶体管对的PMOS晶体管的栅极;第一连接单元,其适用于当执行读取操作和写入操作时将数据总线与第一储存节点到第四储存节点中的第K储存节点相连接,其中,K是1以上且4以下的整数;以及第二连接单元,其适用于当执行写入操作时将数据总线与第一储存节点到第四储存节点中除了第K储存节点之外的一个或更多个相连接。 |
申请公布号 |
CN105679353A |
申请公布日期 |
2016.06.15 |
申请号 |
CN201510509466.9 |
申请日期 |
2015.08.18 |
申请人 |
爱思开海力士有限公司 |
发明人 |
金昌铉;李贤揆 |
分类号 |
G11C5/02(2006.01)I |
主分类号 |
G11C5/02(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
俞波;许伟群 |
主权项 |
一种锁存电路,包括:第一储存节点到第四储存节点;第一晶体管对到第四晶体管对,每个晶体管对包括通过第一储存节点到第四储存节点中的对应的一个而串联连接的PMOS晶体管和NMOS晶体管,其中,第一储存节点到第四储存节点中的每个连接到前一级中的晶体管对的NMOS晶体管的栅极以及后一级中的晶体管对的PMOS晶体管的栅极;第一连接单元,其适用于当执行读取操作和写入操作时将数据总线与第一储存节点到第四储存节点中的第K储存节点电连接,其中,K是1以上且4以下的整数;以及一个或更多个第二连接单元,其适用于当执行写入操作时将数据总线与第一储存节点到第四储存节点中除了第K储存节点之外的一个或更多个电连接。 |
地址 |
韩国京畿道 |