发明名称 | 电容的制造方法、以及CMOS图像传感器的制造方法 | ||
摘要 | 一种电容的制造方法、以及CMOS图像传感器的制造方法,电容制造方法包括:提供形成有STI结构的衬底,STI结构的上表面高于衬底的表面;在衬底和STI结构上形成堆叠层,堆叠层包括应力缓冲层、以及其上的硬掩模层;在堆叠层内形成露出表面的开口;在开口的侧壁形成保护侧墙;沿开口刻蚀衬底以形成沟槽;去除一定厚度的堆叠层;去除保护侧墙后,形成覆盖在剩余堆叠层的表面上、并填充满沟槽的介电层和导电层;去除衬底表面的剩余堆叠层、介电层、及导电层,沟槽内的导电层、介电层、以及衬底构成电容。本发明的方案解决了以下问题:现有电容的制造方法中,STI结构的电隔离效果不佳,造成电容与衬底上邻近的有源区域存在漏电的可能。 | ||
申请公布号 | CN105679781A | 申请公布日期 | 2016.06.15 |
申请号 | CN201410658850.0 | 申请日期 | 2014.11.18 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 王伟;汪新学;郑超;伏广才 |
分类号 | H01L27/146(2006.01)I | 主分类号 | H01L27/146(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 张亚利;骆苏华 |
主权项 | 一种电容的制造方法,其特征在于,包括:提供半导体衬底,所述半导体衬底内形成有STI结构,所述STI结构的上表面高于半导体衬底的表面;在所述半导体衬底和STI结构上形成堆叠层,所述堆叠层包括应力缓冲层、以及位于所述应力缓冲层上的硬掩模层;在所述堆叠层内形成露出半导体衬底表面的开口,所述开口与STI结构在平行于所述半导体衬底表面的方向上存在间隔;在所述开口的侧壁形成保护侧墙;形成所述保护侧墙之后,沿所述开口刻蚀所述半导体衬底,以在所述半导体衬底内形成沟槽;形成所述沟槽之后,去除一定厚度的所述堆叠层;去除一定厚度的所述堆叠层之后,去除所述保护侧墙,然后,形成覆盖在剩余所述堆叠层的表面上、并填充满所述沟槽的介电层、以及位于所述介电层表面的导电层;去除所述半导体衬底表面的剩余所述堆叠层、介电层、以及导电层,所述沟槽内的所述导电层、介电层、以及半导体衬底构成电容。 | ||
地址 | 201203 上海市浦东新区张江路18号 |