| 发明名称 | 射频工艺中减小带电感器件的芯片面积的方法及应用 | ||
| 摘要 | 本发明公开了一种射频工艺中减小带电感器件的芯片面积的方法，在客户为降低芯片面积减小电感和周边电路的距离时，将INDID(电感标定层)层缩小，并将缩小后的INDID层设置在电感器件内部，使得满足INDID层加工艺设计规则要求的值后，电感离周边电路的距离等同客户设计值。本发明能够有效减小射频工艺中带电感器件的芯片面积，且不会造成漏电。 | ||
| 申请公布号 | CN105679711A | 申请公布日期 | 2016.06.15 |
| 申请号 | CN201610024778.5 | 申请日期 | 2016.01.15 |
| 申请人 | 上海华虹宏力半导体制造有限公司 | 发明人 | 陈曦 |
| 分类号 | H01L21/8238(2006.01)I;H01L21/8249(2006.01)I;H01L27/02(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 上海浦一知识产权代理有限公司 31211 | 代理人 | 戴广志 |
| 主权项 | 一种射频工艺中减小带电感器件的芯片面积的方法，其特征在于：在客户为降低芯片面积减小电感和周边电路的距离时，将INDID层缩小，并将缩小后的INDID层设置在电感器件内部，使得满足INDID层加工艺设计规则要求的值后，电感离周边电路的距离等同客户设计值。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区祖冲之路1399号 | ||