发明名称 |
用于在半导体裸片中缓解应力的布线层 |
摘要 |
本发明公开了用于半导体裸片的布线层。所述布线层包括用于附着焊料突起的焊盘、与具有集成电路的裸片的突起焊盘接合的接合焊盘、以及使接合焊盘与焊盘互连的轨迹。所述布线层形成于介电材料层上。所述布线层包括至少部分围绕一些焊盘的导电轨迹以便吸收来自附着于所述焊盘上的焊料突起的应力。围绕焊盘的部分所述轨迹保护紧邻所述焊料突起的放在下面的介电材料部分,避免应力的影响。 |
申请公布号 |
CN102668069B |
申请公布日期 |
2016.06.15 |
申请号 |
CN201080047812.1 |
申请日期 |
2010.10.21 |
申请人 |
ATI科技无限责任公司 |
发明人 |
罗登·托帕西欧;加布里埃尔·翁 |
分类号 |
H01L23/488(2006.01)I;H01L23/50(2006.01)I |
主分类号 |
H01L23/488(2006.01)I |
代理机构 |
上海胜康律师事务所 31263 |
代理人 |
李献忠 |
主权项 |
半导体裸片,包括:i)在半导体晶片的一个表面上形成的集成电路;ii)与所述集成电路互连的多个输入‑输出焊盘;iii)布线层,其包括:在所述一个表面上形成的介电层;以及在所述介电层上形成的多个导电轨迹,所述导电轨迹的每一个在所述输入‑输出焊盘中的一个和形成于所述介电层上的多个突起焊盘中的一个之间延伸;iv)多个下方突起金属喷镀,每一个都包括用于附着多个焊料突起中各自的一个的顶表面;以及小于所述顶表面、在物理上与所述多个突起焊盘中各自的一个物理接触的底部接触表面;其中所述布线层包括一个或多个应力缓冲区域,每个应力缓冲区域都对下方突起金属喷镀加以限制并且包括所述导电轨迹中的至少一个,所述至少一个导电轨迹在受限制的所述下方突起金属喷镀的下方经过而不与受限制的所述下方突起金属喷镀电气接触但却与另一个所述下方突起金属喷镀电气接触,其中所述应力缓冲区域的30%到100%被不与受限制的所述下方突起金属喷镀电气接触但却与另一个所述下方突起金属喷镀电气接触的所述导电轨迹所占用。 |
地址 |
加拿大安大略省 |